Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference (한국전기전자재료학회:학술대회논문집)

The Korean Institute of Electrical and Electronic Material Engineers (한국전기전자재료학회)
권호 표지

The Relation between Electrical Property of SOI MOSFET and Gate Oxide Interface Trap Density

SOI MOSFET의 전기적 특성과 게이트 산화막 계면준위 밀도의 관계

  • Kim, Kwan-Su (Department of Electronic materials engineering, Kwangwoon Univesity) ;
  • Koo, Hyun-Mo (Department of Electronic materials engineering, Kwangwoon Univesity) ;
  • Lee, Woo-Hyun (Department of Electronic materials engineering, Kwangwoon Univesity) ;
  • Cho, Won-Ju (Department of Electronic materials engineering, Kwangwoon Univesity) ;
  • Koo, Sang-Mo (Department of Electronic materials engineering, Kwangwoon Univesity) ;
  • Chung, Hong-Bay (Department of Electronic materials engineering, Kwangwoon Univesity)
  • 김관수 (광운대학교 전자재료공학과) ;
  • 구현모 (광운대학교 전자재료공학과) ;
  • 이우현 (광운대학교 전자재료공학과) ;
  • 조원주 (광운대학교 전자재료공학과) ;
  • 구상모 (광운대학교 전자재료공학과) ;
  • 정홍배 (광운대학교 전자재료공학과)
  • Published : 2010.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

SOI(Silicon-On-Insulator) MOSFET의 전기적 특성에 미치는 게이트 산화막과 계면준위 밀도의 관계를 조사하였다. 결함이 발생하지 않는 얕은 소스/드레인 접합을 형성하기 위하여 급속열처리를 이용한 고상확산방법으로 제작한 SOI MOSFET 소자는 급속열처리 과정에서 계면준위가 증가하여 소자의 특성이 열화된다. 이를 개선하기 위하여 $H_2/N_2$ 분위기에서 후속 열처리 공정을 함으로써 소자의 특성이 향상됨을 볼 수 있었다. 이와같이 급속열처리 공정과 $H_2/H_2$ 분위기에서의 후속 열처리 공정이 소자 특성에 미치는 영향을 분석하기 위하여 소자 시뮬레이션을 이용하여 게이트 산화막과 채널 사이의 계면준위 밀도를 분석하였다. 그 결과, n-MOSFET의 경우에는 acceptor-type trap, p-MOSFET의 경우에는 donor-type trap density가 소자특성에 큰 영향을 미치는 것을 확인하였다.

Keywords