저전력 LDPC 복호를 위한 메시지처리 유닛의 하드웨어구조 설계

A Hardware Architecture Design of Message Processing Unit for Low-Power LDPC Decoding

  • 발행 : 2004.11.01