트렌치 측벽에 소오스를 형성하여 셀 피치를 줄인 수직형 전력 모오스 트렌지스터

Reduced Cell Pitch of Vertical Power MOSFET By Forming Source on the Trench Sidewall

  • 박일용 (한국전자통신연구원 반도체원천기술연구소 집적회로연구부)
  • 발행 : 2003.07.21

초록

고밀도의 트렌치 전력 MOSFET를 제작하는 데 있어서 새로운 소자의 구조와 공정을 제시하고 이차원 소자 및 공정 시뮬레이터를 이용하여 검증했다. 트렌치 게이트 MOSFET의 온-저항을 낮추기 위해 셀 피치가 서브-마이크론으로 발전할 경우 문제가 되는 소오스 영역을 확보하고자 p-base의 음 접촉을 위한 P+ 영역과 N+ 소오스 등이 트렌치의 측벽에 형성되고, 트렌치 게이트는 그 아래에 매몰된 구조를 제안했다. 시뮬레이션 결과는 항복전압이 45 V이고, 온-저항이 12.9m${\Omega}{\cdot}mm^2$로 향상된 trade-off 특성을 보였다.

키워드