Proceedings of the IEEK Conference (대한전자공학회:학술대회논문집)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

CMOS 기곤 노이즈 모델을 위한 Layout으로부터 1차원 substrate 저항 추출 방법 및 guard ring의 효과 고찰

  • 김범수 (포항공과대학교 전자전기공학과) ;
  • 배승준 (포항공과대학교 전자전기공학과) ;
  • 장영찬 (포항공과대학교 전자전기공학과) ;
  • 박홍준 (포항공과대학교 전자전기공학과)
  • Published : 2002.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents an 1-D substrate resistance value expression and compares the measured wave-form data with the calculated 1-D resistance network model. The remaining part is devoted to the effectiveness of guard ring varying its width and number.

Keywords