대한전기학회:학술대회논문집 (Proceedings of the KIEE Conference)
- 대한전기학회 2002년도 하계학술대회 논문집 C
- /
- Pages.1549-1551
- /
- 2002
대칭/비대칭 double 게이트를 갖는 SOI MOSFET에서 subthreshold 누설 전류 특성 분석
Characteristics of Subthreshold Leakage Current in Symmetric/Asymmetric Double Gate SOI MOSFET
- Lee, Ki-Am (Department of Electrical Engineering, Korea University) ;
- Park, Jung-Ho (Department of Electrical Engineering, Korea University)
- 발행 : 2002.07.10
초록
현재 게이트 길이가 100nm 이하의 MOSFET 소자를 구현할 때 가장 대두되는 문제인 short channel effect를 억제하는 방법으로 제안된 소자 중 하나가 double gate (DG) silicon-on-insulator (SOI) MOSFET이다. 그러나 DG SOI MOSFET는 두 게이트간의 align과 threshold voltage control 문제가 있다. 본 논문에서는 DG SOI MOSFET에서 이상적으로 게이트가 align된 구조와 back 게이트가 front 게이트보다 긴 non-align된 구조가 subthreshold 동작 영역에서 impact ionization에 미치는 영향에 대해 시뮬레이션을 통하여 비교 분석하였다. 그 결과 게이트가 이상적으로 align된 구조보다 back 게이트가 front 게이트보다 긴 non-align된 구조가 게이트와 드레인이 overlap된 영역에서 impact ionization이 증가하였으며 게이트가 각각 n+ 폴리실리콘과 p+ 폴리실리콘을 가진 소자에서 두 게이트가 같은 work function을 가진 소자보다 높은 impact generation rate을 가짐을 알 수 있었다.
키워드