RSA 지수 연산기 설계

Design of RSA Exponentiation Processor

  • 허영준 (대구미래대학 컴퓨터게임제작과) ;
  • 박혜경 (한국전자통신연구원 교환전송기술연구소) ;
  • 유기영 (경북대학교 컴퓨터공학과)
  • 발행 : 2000.04.01

초록

본 논문에서는 몽고메리 알고리즘과 LR 이진 제곱 곱셈 알고리즘을 사용하여 n 비트 메시지 블록에 대해 모듈러 지수 연산을 수행하는 지수 연산 프로세서를 설계한다. 이 프로세서는 제어장치, 입출력 시프트 레지스터, 시주 연산 장치 등 3개의 영역으로 나누어진다. 설계된 지수 연산 프로세서의 동작을 검증하기 위해 VHDL를 사용하여 모델링하고 MAX+PLUS II를 사용하여 시뮬레이션 한다.

키워드