Proceedings of the KIEE Conference (대한전기학회:학술대회논문집)

The Korean Institute of Electrical Engineers (대한전기학회)
권호 표지

A NEW Poly-Si TFT with the Cavity at the Gate Insulator Edge

게이트 절연막의 캐비티를 가지는 새로운 구조의 다결정 박막 트랜지스터

  • Song, In-Hyuk (School of Electrical Engineering, Seoul National University) ;
  • Lee, Min-Cheol (School of Electrical Engineering, Seoul National University) ;
  • Han, Min-Goo (School of Electrical Engineering, Seoul National University)
  • 송인혁 (서울대학교 전기공학부 전기재료 실험실) ;
  • 이민철 (서울대학교 전기공학부 전기재료 실험실) ;
  • 한민구 (서울대학교 전기공학부 전기재료 실험실)
  • Published : 2000.07.17
Download PDF
⟨ Previous Next ⟩

Abstract

다결정 실리콘 박막 트랜지스터 (poly-Si TFT)의 누설전류를 억제하기 위해 게이트 절연막(gate oxide)의 가장자리에 캐비티(cavity)를 가지는 새로운 구조의 다결정 박막 트랜지스터를 제안하였다. 캐비티는 드레인(drain) 공핍영역(depletion region) 위에 형성되어 드레인 주변에 유도되는 수직전계를 감소시켜 누설전류를 억제하고 소자의 안정성을 향상시킬 수 있다. 본 연구에서 제작된 poly-Si TFT는 기존의 TFT에 비해 온-오프 전류비가 향상되었고 전기적 스트레스 후의 문턱전압 변화가 작음을 확인하였다.

Keywords