Proceedings of the IEEK Conference (대한전자공학회:학술대회논문집)
- 1998.10a
- /
- Pages.699-702
- /
- 1998
A 500MHz 1.1㎱ 32kb SRAM Macro with Selective Bit-line Precharge Scheme
선택적 프리차지 방법을 갖는 500MHz 1.1㎱ 32kb SRAM 마크로 설계
Abstract
This paper presents a 500MHz 1.1㎱ 32kb synchronous CMOS SRAM macro using
Keywords