• 한국통신학회논문지
• /
• 제34권11C호
• /
• pp.1085-1097
• /
• 2009

본 논문에서는 VDL 모드-2 규격을 따르는 송신기와 수신기의 구조 및 설계방법 그리고 개발한 모뎀의 성능시험 결과에 대해 기술한다. VDL 모드-2에서 송신기 필터는 올림 코사인 필터를 사용하고 수신기에서는 일반 저역 통과 필터(LPF)를 사용(비 정합필터)하기 때문에 ISI 경감 효과는 없으나 스펙트럼 특성은 더 좋다. 이는 정합필터를 적용했을 경우보다 1~2 dB 정도의 BER 성능은 저하되나 협 대역 통신에서 이웃 채널에 간섭을 최소화하는 것이 더 중요하기 때문이다. 송신기에서 변조신호 생성 시 발생되는 아날로그 방식의 단점(I/Q 이득 불균형, DC 오프셋 등)을 최소화하기 위해 디지털 방식으로 생성하였으며 수신기도 디지털 IF 샘플링 기법을 통하여 디지털 하향변환기를 적용하였다. 본 논문은 기 제안된 일부 구조 및 알고리듬을 포함하며 모뎀 구성에 필요한 전반적인 구조와 설계 방법 그리고 모의실험 결과가 추가되었다. 개발된 모뎀은 VDR 장비에 통합되어 각종 기능 실험과 환경시험을 거친 후 지상통신시험을 실시하였고 비행통신시험결과 시속 870 km/h로 310 km까지 메시지 송수신이 정상적으로 이루어짐을 확인하였다.

• 해양환경안전학회지
• /
• 제25권7호
• /
• pp.982-990
• /
• 2019

최근 점점 더 많은 연구자와 정부에서 해양에너지 자원 개발에 대한 관심이 고조되고 있다. 장죽수도는 조류에너지 밀도가 높아 조류 발전소를 건설하기에 적합한 잠재적 후보지 중 하나이다. 따라서 본 연구에서는 ADCIRC 모델을 이용하여 장죽수도의 조류자원의 잠재량을 평가하기 위한 수치적 접근방식을 제시하고, 내부 코드를 이용하여 조석 특성을 입력 매개변수로 활용하여 1 MW급 규모의 조류에너지 변환장치를 대상으로 4개의 레이아웃으로 배열하고 후류 효과로 인한 연간 에너지 생산량에 관한 수치해석을 수행하였다. 그 결과 효율이 가장 좋은 배치는 연간 최대 12.96 GWh/year의 에너지를 생성할 수 있으며, 이 값은 후류 효과로 인한 에너지 손실을 고려하면 연간 0.16 GWh씩 감소될 수 있음을 보였다. 또한, 창낙조 때 터빈 요 각도를 변경함으로써 이 요소가 에너지 추출에 미치는 영향을 분석하였으며, 터빈 배열은 터빈 요 각도가 346°와 164°(북쪽에서 시계 방향으로)일 때 대조기와 소조기에서 차례로 최대 조류 에너지를 얻을 수 있었다.

• 한국항해항만학회지
• /
• 제40권3호
• /
• pp.159-164
• /
• 2016

본 연구는 해상풍력발전기에 추가적인 통신전용선로를 확보하지 않고도 자체 전력선을 이용하여 나셀의 상태를 감시할 수 있는 시스템을 구현하는 것을 목표로 한다. MW 급 해상풍력발전기의 내부 전력선을 훼손하지 않고도 통신선로를 확보하기 위하여 유도성 결합기 기반 비접촉식 무배선 통신시스템을 제안하고 성능시험 결과를 보고한다. 페라이트 복합물질을 이용하여 최대 500 A의 고 전류에도 동작할 수 있는 전력선 통신용 유도성 결합기를 개발하였으며 제주도 풍력단지에서 실증시험을 진행하였다. iperf를 이용한 통신성능시험에서 풍력발전기 나셀부와 하단 기저부의 전력변환기간 100 m 길이의 전력선으로 최소 15 Mbps 이상의 통신 속도를 안정적으로 확보할 수 있음을 보였다. 이를 바탕으로 1 주일간의 연속적인 통신상태 시험을 수행하였으며 평균 20 Mbps의 데이터 전송률을 확인하였다. 시험기간 동안 단한번의 통신 불량도 발생하지 않았다. 다음으로 나셀 내부 온도 분포와 변화를 측정하기 위하여 적외선 카메라를 설치하였다. 카메라에서 획득한 실시간 열화상 이미지가 오류 없이 성공적으로 전송됨을 확인하였다.

• 한국정보통신학회논문지
• /
• 제25권11호
• /
• pp.1627-1634
• /
• 2021

본 논문은 저전력 뉴럴 네트워크 가속기 SOC를 위한 아날로그 Convolution Filter용 저전력 초소형 ADC 회로 및 칩 설계 기술을 소개한다. 대부분의 딥러닝의 학습과 추론을 할 수 있는 Convolution neural network accelerator는 디지털회로로 구현되고 있다. 이들은 수많은 곱셈기 및 덧셈기를 병렬 구조로 구현하며, 기존의 복잡한 곱셉기와 덧셈기의 디지털 구현 방식은 높은 전력소모와 큰 면적을 요구하는 문제점을 가지고 있다. 이 한계점을 극복하고자 본 연구는 디지털 Convolution filter circuit을 Analog multiplier와 Accumulator, ADC로 구성된 Analog Convolution Filter로 대체한다. 본 논문에서는 최소의 칩면적와 전력소모로 Analog Accumulator의 아날로그 결과 신호를 디지털 Feature 데이터로 변환하는 8-bit SAR ADC를 제안한다. 제안하는 ADC는 Capacitor Array의 모든 Capacitor branch에 Split capacitor를 삽입하여 모든 branch의 Capacitor 크기가 균등하게 Unit capacitor가 되도록 설계하여 칩면적을 최소화 한다. 또한 초소형 unit capacitor의 Voltage-dependent capacitance variation 문제점을 제거하기 Flipped Dual-Capacitor 회로를 제안한다. 제안하는 ADC를 TSMC CMOS 65nm 공정을 이용하여 설계하였으며, 전체 chip size는 1355.7㎛², Power consumption은 2.6㎼, SNDR은 44.19dB, ENOB는 7.04bit의 성능을 달성하였다.

• 한국항행학회논문지
• /
• 제28권3호
• /
• pp.348-355
• /
• 2024

원전해체 시 대용량 처분시스템을 구동하거나 운영 중 제어봉 구동장치 제어시스템과 같은 대규모 측정전류를 요하는 중요설비를 측정 및 테스트하기 위해서는 측정 매체로서 안정적으로 전류를 공급할 수 있는 전류원이 필요하다. 그러나, 흔히 말하는 전원공급기는 전압원으로서 전압만을 내기 때문에 측정부하에 관계없이 일정한 전류를 공급할 수 있는 전류원 역할을 하지 못한다. 전류원은 전압원과 달리 제품을 만들기가 쉽지 않다. 원전 부품의 전류-전압 변환시험과 같은 건전성을 평가하기 위해서는 정상전류치보다 몇십배 훨씬 큰 수십 mA나 암페어 수준의 전류를 인가하여 테스트를 수행해야 하기 때문에 암페어(ampere) 단위의 전류를 공급할 수 있는 전류원이 필수적이다. 따라서 본 개발품에서는 이러한 필요에 의하여 입력이 전압으로 나타나는 전압원을 이용하여 측정대상에 원하는 전류를 일정하게 공급할 수 있는 전압제어으로서 대용량 전류를 공급할 수 있는 직류전압제어 대전류원을 개발하였다. 개발된 제품의의 신뢰성을 확인하기 위하여 원전에서 사용되는 실제의 데이터값을 적용하여 테스트하였으며, 그 결과를 분석하여 선택회로의 정당성을 입증하였다.

• 대한전자공학회논문지SD
• /
• 제43권11호
• /
• pp.48-57
• /
• 2006

본 설계에서는 최근 부상하고 있는 motor control, 3-phase power control, CMOS image sensor 등 각종 센서 응용을 위해 고해상도와 저전력, 소면적을 동시에 요구하는 12b 200KHz 0.52mA $0.47mm^2$ 알고리즈믹 ADC를 제안한다. 제안하는 ADC는 요구되는 고해상도와 처리 속도를 얻으면서 동시에 전력 소모 및 면적을 최적화하기 위해 파이프라인 구조의 하나의 단만을 반복적으로 사용하는 알고리즈믹 구조로 설계하였다. 입력단 SHA 회로에서는 고집적도 응용에 적합하도록 8개의 입력 채널을 갖도록 설계하였고, 입력단 증폭기에는 folded-cascode 구조를 사용하여 12비트 해상도에서 요구되는 높은 DC 전압 이득과 동시에 층L분한 위상 여유를 갖도록 하였다. 또한, MDAC 커패시터 열에는 소자 부정합에 의한 영향을 최소화하기 위해서 인접 신호에 덜 민감한 3차원 완전 대칭 구조의 레이아웃 기법을 적용하였으며, SHA와 MDAC 등 아날로그 회로에는 향상된 스위치 기반의 바이어스 전력 최소화 기법을 적용하여 저전력을 구현하였다. 기준 전류 및 전압 발생기는 칩 내부 및 외부의 잡음에 덜 민감하도록 온-칩으로 집적하였으며, 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압을 외부에서 인가할 수 있도록 설계하였다. 또한, 다운 샘플링 클록 신호를 통해 200KS/s의 동작뿐만 아니라, 더 적은 전력을 소모하는 10KS/s의 동작이 가능하도록 설계하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL과 INL은 각자 최대 0.76LSB, 2.47LSB 수준을 보인다. 또한 200KS/s 및 10KS/s의 동작 속도에서 SNDR 및 SFDR은 각각 최대 55dB, 70dB 수준을 보이며, 전력 소모는 1.8V 전원 전압에서 각각 0.94mW 및 0.63mW이며, 시제품 ADC의 칩 면적은 $0.47mm^2$ 이다.

• 대한의용생체공학회:의공학회지
• /
• 제25권5호
• /
• pp.421-430
• /
• 2004

임상적으로 의사가 청진기를 이용해 초기 혈전이 생긴 기계식 판막 음향신호의 변화를 구분하기는 쉽지 않다. 기계식 판막의 이상은 환자의 죽음을 의미하기 때문에 기계식 판막의 신뢰성과 초기 혈전 현상을 비관혈적으로 조기 진단하는 방법은 매우 중요하다. 이 논문은 컴퓨터 보조진단 시스템과 음향신호의 주파수 스펙트럼의 이동을 관찰하여 기계식 판막의 혈전 현상을 비관혈적으로 평가하는 것을 목적으로 한다. 혈전 모델은 상용화된 기계식 판막에 폴리우레세인과 실리콘을 이용하여 제작하였다. 판막의 표면에는 폴리우레세인을 코팅하고, 봉합링에는 실리콘을 코팅하였다. 봉합링의 주위에서 혈전이 발생하고, 20％, 40％, 60％로 자라나는 현상은 실리콘을 이용하여 제작하였다. 실험 시스템에서 판막의 음향 신호는 마이크로폰과 증폭기를 사용하여 측정하였고, 마이크로폰에는 주위잡음을 제거하기 위해 커플러를 장착하였다. 측정된 음향신호는 A/D 컨버터를 이용하여 샘플링하고, 스펙트럼을 분석하였다. 정상적인 판막과 혈전이 형성된 판막의 주파수 구분을 위해 인공신경망을 구성하였고, 연속적으로 판막의 운동 주기성을 확인하기 위하여 return map을 사용하였다. 생체 내 실험에서는 기계식 판막을 사용하는 순환장치를 장착한 동물과 기계식 판막을 치환 받은 지 1년 이내와 1년이 넘은 환자에게서 데이터를 채집하였다. 실험에서 얻은 데이터 스펙트럼은 두 가지 형태의 첨두치를 보였고, 이중에서 두 번째 첨두치는 혈전의 모델에 따라 변화를 보였다. 생체 내, 외 실험에서 얻은 데이터를 인공신경망에 적용한 결과 정상 판막과 혈전이 생성된 판막을 구분하였고, 환자를 대상으로 한 실험에서는 10명 중 1명이 두 번째 첨두치가 이동하는 결과를 보였지만 다른 방법으로 확인하지는 못했다. 본 논문의 결과는 기계식 판막의 혈전현상을 비침습적으로 조기 진단하고, 상태를 지속적으로 감시할 수 있는 기술적 토대를 제공할 것이다.