• 대한전자공학회논문지TC
• /
• 제39권4호
• /
• pp.173-179
• /
• 2002

본 논문은 DFE (Decision Feedback Equalizer)구조와 CMA (Constant Modulus Algorithm), 그리고 LMS (Least Mean Square) 알고리즘을 이용한 등화기에 대하여 기술한다. DFE 구조는 기존의 transversal 구조의 등화기에 비하여 빠른 채널 적응 속도와 낮은 BER (Bit Error Rate) 값을 가지며 ISI(Intersymbol Interference)가 심한 환경에서도 좋은 성능을 나타낸다. 본 등화기는 16/64 QAM(Quadrature Amplitude Modulation) 변복조 방식에 적용할 수 있으며, 고속으로 동작할 수 있도록 고속의 곱셈기와 많은 수의 CSA (Carry Save Adder)를 사용하였다. COSSAP/sup TM/ 캐드 툴을 사용하여 부동 소수점 모델과 고정 소수점 모델을 개발하였으며, VHDL 모델을 개발하였다. 시뮬레이션 결과에 따라 feedback 부분과 feedforward 부분에 각각 12개와 8개의 탭을 사용하였으며, 다중 경로 페이딩 채널에서 BER이 10-6일 때를 기준으로 보면 등화기를 사용하지 않은 채널의 BER 보다 SNR(Signal to Noise Ratio)이 4dB 정도 향상되었다. SYNOPSYS/sup TM/ 캐드 툴과 삼성의 0.5 ㎛ standard cell library (STD80) 를 이용하여 로직 합성을 수행하였으며, 전체 게이트 카운트는 약 13만개를 보였다.

• 한국전자파학회논문지
• /
• 제26권3호
• /
• pp.292-299
• /
• 2015

본 논문에서는 3-레벨 인코딩 기법을 적용하여 시스템의 효율과 선형성을 개선할 수 있는 새로운 구조의 EER 송신기를 제안하였다. 제안된 송신기는 첨두 전력 대 평균 전력비에 상관없이 동일한 크기의 신호만을 증폭하고, 채널대역 내의 양자화 노이즈를 감소시켜 높은 효율을 얻을 수 있으며, 포락선 신호와 위상 신호 간 시간 부정합 특성을 개선하여 높은 선형성을 가질 수 있도록 하였다. 130 nm CMOS 공정으로 제작된 송신기 칩은 8.5 dB의 첨두 전력 대 평균전력비를 갖는 LTE 20 MHz 신호에 대해 2.13 GHz의 반송주파수에서 3.7 %의 오류 벡터 크기와 37.5 dBc의 인접 채널 누설비 특성을 보인다.

• 한국통신학회논문지
• /
• 제24권7B호
• /
• pp.1393-1399
• /
• 1999

채널의 영향으로 수신 데이터에서 발생한 에러를 정정할 수 있는 부호율 ${\gamma}$=1/3이고 구속장 K=9인 콘벌루션 코덱 칩을 간략한 회로에 주안점을 두고 VLSI 설계한다. 복호기에서는 3비트 연성판정을 이용한 비터비 알고리즘이 사용된다. 정보 데이터의 정정과 저장을 위해서는 45단의 레지스터 교환 방식을 채택하였다. 회로의 설계시 VHDL 언어를 이용하였고, 회로의 시뮬레이션과 합성을 위해 Synopsys사의 Design Analysis와 VHDL 시뮬레이터를 사용하였다. 이 칩은 ENCODER, ALIGN, BMC, ACS, SEL_MIN 및 REG_EXCH 블럭으로 구성된다. 회로의 동작은 여러 가지 에러 상황을 가정하여 논리 시뮬레이션을 통해 검증하였고, 합성 후 타이밍 시뮬레이션 결과 325.5Kbps의 정보 데이터까지 부호 및 복호가 가능하였으며, 외부 메모리부를 제외하면 총 6,894 게이트가 소요되었다.

• 한국산학기술학회논문지
• /
• 제9권5호
• /
• pp.1139-1144
• /
• 2008

본 논문에서는 가상 플랫폼을 이용하여 빠르고 효과적으로 시스템을 검증하기 위한 추상레벨의 자동생성에 대하여 제안한다. 추상레벨 가상 플랫폼은 효과적인 검증 방법이긴 하지만 시스템이 변경될 때마다 가상 플랫폼을 재생성하고 추가적인 설계/검증을 요구되며 이 작업은 매우 많은 시간을 요구한다. 이러한 문제점을 해결하기 위하여 본 논문에서는 CPU, 메모리, UART 등을 기본적인 요소로 구성하여 추상레벨의 라이브러리로 생성하였다. 이 라이브러리를 이용하여 가상 플랫폼을 자동 생성하는 툴을 개발하였다. 이 툴은 임베디드 RTOS를 구성하는 가상 플랫폼을 자동 생성하며 HW/SW 간의 통신을 위한 메모리 맵과 디바이스 드라이버 등도 생성한다. 제안한 방법은 JPEG과 H.264에 성공적으로 적용하였으며 기존의 수동 작업에 비하여 매우 빠르게 가상 플랫폼을 자동 생성할 수 있었다.

• 전력전자학회논문지
• /
• 제9권6호
• /
• pp.612-619
• /
• 2004

회전형 전동기와 볼스크류 및 타이밍 벨트를 이용한 서보 시스템은 NC, 가공기, 로봇 및 공장 자동화를 포함하여 산업 시스템 전반에 널리 사용되고 있다. 하지만, 동력의 전달에서 발생하는 비선형적인 마찰 및 댐핑현상은 제어 시스템 전체의 성능을 감소시키고, 특히 저속 정역 운전에서 그 영향이 크게 나타난다. 본 논문에서는 서보 제어시스템에서 발생하는 비선형적인 마찰 토크의 보상을 위해 가중치를 가지는 이중 제어 구조를 적용하였다. 본 논문에서 제안된 이중 제어 구조는 서보 제어 시스템에서 널리 사용되는 PI 속도 제어기 내부에 비선형적인 마찰 토크의 영향을 보상하는 내부 제어기를 가지는 구조이다. 특히, 내부의 제어기는 마찰 토크에 의한 시스템의 속도오차에 대하여 가중치를 가지는 구조로 설계되어 있고, 제어기의 이득은 외부 속도 제어기의 이득에 대하여 비례적으로 적용되므로, 안정성이 매우 높고 구조가 매우 간단하다. 본 논문에서 제안된 이중 제어 구조에 의한 비선형 마찰 토크 보상 방식은 시뮬레이션 및 실험을 통하여 그 성능을 검증한다.

• 전자공학회논문지
• /
• 제51권2호
• /
• pp.38-45
• /
• 2014

본 논문에서는 메모리 컴파일러를 정확하고 빠르게 특성화할 수 있도록 기준 메모리를 기반으로 특성화하는 방법을 제안하였다. 제안한 특성화 방법은 메모리 컴파일러의 정확도를 유지하면서 특성화 시간을 최소화하기 위해 메모리 컴파일러의 타이밍 경향을 분석하고 분석 결과를 토대로 기준 메모리를 선정하고, 메모리간의 경향성을 대변할 수 있도록 모델링하였다. 본 논문에서 제안한 방법론을 검증하기 위하여 130nm에서 개발된 메모리 컴파일러를 제안한 방법을 이용하여 110nm 메모리 컴파일러를 특성화하였다. 이를 통해 생성한 메모리들의 특성과 SPICE를 사용하여 특성화한 결과를 비교하여 메모리 타이밍의 평균 오차율은 ${\pm}0.1%$ 이내였으며 실제 110nm 공정을 사용하여 제작된 메모리 BIST(Built-In Self Test) 테스트 칩으로 기능 검사한 결과, 수율(Yield)이 98.8% 임을 확인하였다. 또한, 180nm 공정을 사용하여 비교한 결과, 수율이 98.3%로 그 유용성을 확인할 수 있었다.

• 지역사회간호학회지
• /
• 제4권2호
• /
• pp.170-187
• /
• 1993

The natural growth rate of the Korean population has decreased from 3.0% in 1960 to 1.0% in 1990. This was done with family planning program which was introduced by the government in 1961. The family planning program focused on birth control rather than the characteristics of the individuals and motivations of contraception. People were simply forced to use the method. Whereas, Natural Contraceptive is a method of family planning based solely on the timing of intercourse with the naturally occurring' physiological manifestation of fertilization and in fertilization during the menstrual cycle. This is the combination of self fertility awareness with periodic abstinence. Natural family .planning(NFP) programs in Korea were first started in the Chun-Chen diocese of catholic church by Bishop Thomas Stewart in 1970 In 1975, the Bishops conference launched the Korea Happy Family Movement in the Catholic Hospital Association, to promote the natural family planning. An average of 70,000 people, including adolescents, college students, unmarried and married persons, arid the clergies were trained during a six-year period (1986-1991). 61.5%(24,542 people) of those who completed 3 cycles during 6 year period (1986-1991) became autonomous users and the range was from 48.1% to 78.2%. In 1986, 22.7% of NFP individuals who drooped out of the program because of the desire for conception (23.4%), the difficulty of the method used(25.8%), and the loss of interest(22.8%). During the six-year period the unplanned pregnancy rate at the NFP was 2.9%. The range of the pregnancy rate was at 1.2-9.8%. The rate was decreased as years passed. The major reason for the failure of contraceptive was error by the individuals(61.1%). The percentage of the success of conception was 18.1% of 2.979 for achieving pregnancy. The highest percentage was 58.2% (99 users) in Kwang-Joo diocese and next was 37.1% (10 users) in Chong Joo diocese.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.290-297
• /
• 2014

OFDM(Orthogonal Frequency Division Multiplexing) 수신기의 동기화는 시간영역의 심벌타이밍옵셋 추정과 주파수영역의 반송주파수옵셋 추정으로 이루어진다. 이 논문은 소수배 반송주파수옵셋 추정이 이루어진 이후 잔여의 정수배 주파수옵셋 추정에 대한 새로운 방법을 제안한다. 정수배의 반송주파수 옵셋은 복조기의 BER 성능을 열화시키므로 반드시 교정되어야 한다. 여기에서 제안하는 방법은 길이가 N인 PN 시퀀스의 칩들을 OFDM 부반송파에 변조시켜서 송신하고, 수신기는 수신된 신호를 FFT 수행후 국부에서 발생된 알려진 PN 시퀀스와 비교하여 PN 시퀀스의 위상을 추적함으로 정수배의 반송주파수 옵셋을 찾는 것이다. 이것은 기존의 제안된 차동변조된 신호의 에너지를 측정하는 방법에 비해서 계산속도가 빠르며, 간단한 훈련심벌(training symbol)로 동기를 찾을 수 있는 장점이 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.322-330
• /
• 2014

New effective techniques to repair "small" design errors in integrated circuits are presented. As semiconductor chip complexity increases and the design period becomes tight, errors frequently remain in a fabricated chip making revisions required. Full mask revision significantly increases the cost and time-to-market. However, since many "small" errors can be repaired by modifying several connections among the circuit blocks and spare cells, errors can frequently be repaired by revising metal layers. Metal only revision takes significantly less time and involves less cost when compared to full mask revision, since mask revision costs multi-million dollars while metal revision costs tens of thousand dollars. In our research, new techniques are developed to further reduce the number of metal layers to be revised. Specifically, we partition the circuit blocks with higher error probabilities and extend the terminals of the signals crossing the partition boundaries to the preselected metal repair layers. Our partitioning and pin extension to repair layers can significantly improve the repairability by revising only the metal repair layers. Since pin extension may increase delay slightly, this method can be used for non-timing-critical parts of circuits. Experimental results by using academia and industrial circuits show that the revision of the two metal layers can repair many "small" errors at low-cost and with short revision time. On the average, when 11.64% of the spare cell area and 24.72% of the extended pins are added to the original circuits, 83.74% of the single errors (and 72.22% of the double errors) can be corrected by using two metal revision. We also suggest methods to use our repair techniques with normal commercial vender tools.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.261-269
• /
• 2013

본 연구에서는 자극에 대한 유발전위 발현시점의 변화와 유발전위에 혼입된 무작위 잡음을 시간지연현상과 자음혼입 가법모형으로 모델링 하였다. 동기시점 불일치에 따른 평균화 처리과정의 유발전위 신호의 왜곡을 개선하기 위하여 시간지연추정을 잡음제거 위너필터에 결합한 복합적 시간지연보상-잡음개선 위너필터-앙상블평균 처리기법 (DWEA: Delay compensated Wiener filtered ensemble averaging)을 적용하였다. 제시한 방법의 성능은 임의의 시간지연과 크기의 변화를 변화시킨 백색잡음 데이터를 합성한 대리모의실험을 통하여 검증하였다. 모의실험데이터에 대하여 DWEA 방법이 위너필터링앙상블평균 방법과 기존의 앙상블평균방법보다 우수 하였다. DWEA 방법은 10% MSE 오차한계에 대하여 잡음이득 7까지 동작 가능하였다. 실험결과를 통하여 DWEA 방법은 잡음의 혼입과 동기 불일치 현상을 보이는 유발전위의 신호개선의 가능성을 제시하였다.