• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2000년도 하계학술대회 논문집 B
• /
• pp.663-665
• /
• 2000

We fabricated resistive superconducting fault current limiters (SFCL) based on YBCO thin films grown on 2-inch diameter saphire substrates Two SFCLs with nearly identical properties were connected in series to investigate the simultaneous quench. There was a slight difference in the rate of voltage increase between two SFCL units when they were operated independently. This difference. however, resulted in significantly unbalanced power dissipation between the units. This imbalance was removed by connecting a shunt resistor to an SFCL in parallel. The appropriate values of the shunt resistances were $80{\Omega}$ at $75 V_{rms}$. $100{\Omega}$ at $100 V_{rms}$ and $110{\Omega}$ at $120 V_{rms}$, respectively. Increased power input at high voltages also reduced the initial imbalance in power dissipation. but with increase in film temperature to higher than 200 K.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2005년도 하계학술대회 논문집 Vol.6
• /
• pp.64-65
• /
• 2005

The structural and electrical properties of the films are investigated as a function of nitrogen/argon ratio at room temperature and at various deposition temperatures. The phase changes as $Ta_2N$ or TaN in the films were observed as nitrogen/argon ratio increases from 3% to 25%. The phase changes were associated with a change in the resistivity and TCR (temperature coefficient of resistance) of the films. TCR values of the films deposited at room temperature and different nitrogen contents were negative, and strongly decreased with the increase in nitrogen/argon ratio. The Ta2N films deposited at nitrogen/argon ratio of 3% show improved TCR values and thermal stability with increasing deposition temperature. The $Ta_2N$ films grown at nitrogen/argon ratio of 3% and the temperature of $200^{\circ}C$ showed a TCR value of -47 $ppm/^{\circ}C$, which is close to near-zero TCR in the range of deposition temperature.

• 한국정보통신학회논문지
• /
• 제13권7호
• /
• pp.1393-1398
• /
• 2009

본 연구는 LCD용 비정질 실리콘박막트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 n+a-Si:H 층을 식각하고, 남아있는 NPR층을 제거 한다. 그 위 에 Cr층을 증착한 후 패터닝 하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

• 한국진공학회지
• /
• 제8권1호
• /
• pp.75-82
• /
• 1999

내부 삽입형 유도결합 플라즈마를 이온화원으로 하는 I-PVD장치를 이용하여 박막을 형성하는데 중요한 요소의 하나가 이온의 입사에너지이며, 이는 플라즈마 전위와 기판 전위의 차이에 의해서 결정된다. 이를 감소시킬 목적으로 안테나 여기 주파수를 4MHz의 중간주파수에서, 안테나의 정합 회로를 변형형, 부동형의 2가지로 변화시키고, 부동형에서는 바이어스 저항의 값을 가변시켰다. 그 결과 Ar 플라즈마에서 4MHz RF 전력 600 W에서 5 mTorr에서 30 mTorr의 넓은 압력 범위에서 5V 미만의 낮은 평균 플라즈마 전위와 60V의 안테나 전압을 얻었다. 또한 출력측에 설치한 RLC회로의 조절을 통해서 RF전력 500 W에서 RF 입력 및 출력단의 Rf 안테나 유기 전압을 50V의 아주 낮은 값으로 유지시킬 수 있었다. 이때의 안테나 및 플라즈마의 총 임피던스는 약 10$\Omega$이었으며, 리액턴스를 0.05$\Omega$수준으로 유지하였을 때 가장 낮은 전압을 얻었다.

• 대한전기학회논문지:전기물성ㆍ응용부문C
• /
• 제55권6호
• /
• pp.297-301
• /
• 2006

In the present work, we investigate the characteristics of new composition material, chalcogenide $Ge_1Se_1Te_2$ material in order to overcome the problems of conventional PRAM devices. The Tc of $Ge_1Se_1Te_2$ bulk was measured $231.503^{\circ}C$ with DSC analysis. For static DC test mode, at low voltage, two different resistances are observed. depending on the crystalline state of the phase-change resistor. In the first sweep, the as-deposited amorphous $Ge_1Se_1Te_2$ showed very high resistance. However when it reached the threshold voltage(about 11.8 V), the electrical resistance of device was drastically reduced through the formation of an electrically conducting path. The phase transition between the low conductive amorphous state and the high conductive crystal]me state was caused by the set and reset pulses respectively which fed through electrical signal. Set pulse has 4.3 V. 200 ns. then sample resistance is $80\sim100{\Omega}$. Reset pulse has 8.6 V 80 ns, then the sample resistance is $50{\sim}100K{\Omega}$. For such high resistance ratio of $R_{reset}/R_{set}$, we can expect high sensing margin reading the recorded data. We have confirmed that phase change properties of $Ge_1Se_1Te_2$ materials are closely related with the structure through the experiment of self-heating layers.

• 한국전기전자재료학회논문지
• /
• 제37권3호
• /
• pp.323-327
• /
• 2024

The low-temperature coefficient of resistance (TCR) is a crucial factor in the development of space-grade resistors for temperature stability. Consequently, extensive research is underway to achieve zero TCR. In this study, resistors were deposited by co-sputtering nickel-chromium-based composite compositions, metals showing positive TCR, with SiO₂, introducing negative TCR components. It was observed that achieving zero TCR is feasible by adjusting the proportion of negative TCR components in the deposited thin film resistors within certain compositions. Additionally, the correlation between TCR and deposition conditions, such as sputtering power, Ar pressure, and surface roughness, was investigated. We anticipate that these findings will contribute to the study of resistors with very low TCR, thereby enhancing the reliability of space-level resistors operating under high temperatures.

• 센서학회지
• /
• 제33권1호
• /
• pp.56-61
• /
• 2024

The quality of the display can be managed by effectively managing the temperature generated by the panel during use. Conventional display panels rely on an external reference resistor for temperature monitoring. However, this approach is easily affected by external factors such as temperature variations from the driving circuit and chips. These variations reduce reliability, causing complicated mounting owing to the external chip, and cannot monitor the individual pixel temperatures. However, this issue can be simply and efficiently addressed by integrating temperature sensors during the display panel manufacturing process. In this study, we fabricated and analyzed a temperature sensor integrated into an a-IGZO (amorphous indium-gallium-zinc-oxide) TFT array that was to precisely monitor temperature and prevent the deterioration of OLED display pixels. The temperature sensor was positioned on top of the oxide TFT. Simultaneously, it worked as a light shield layer, contributing to the reliability of the oxide. The characteristics of the array with integrated temperature sensors were measured and analyzed while adjusting the temperature in real-time. By integrating a temperature sensor into the TFT array, monitoring the temperature of the display became easier and more accurate. This study could contribute to managing the lifetime of the display.

• 센서학회지
• /
• 제7권3호
• /
• pp.171-178
• /
• 1998

SDB 웨이퍼를 이용하여 실리콘 압저항형 절대압센서를 제조하고 이를 가스누출 감지시스템에 응용하였다. 이 경우 센서는 $0{\sim}600\;mmH_{2}O$, $0{\sim}100^{\circ}C$의 압력, 온도범위에서 정상적으로 동작하여야 하고 다이아프램이 파괴되었을 때 가스가 소자 외부로 누출되어서는 안된다. 따라서 다이아프램 내의 공극을 유리(Pyrex7740)와 진공중($10^{-4}$ torr)에서 양극 접합을 행하였다. 제조된 센서는 압력에 대하여 우수한 선형특성을 보였고, 압력감도는 대기압이상 $0{\sim}600\;mmH_{2}O$의 압력범위에서 $4.06{\mu}V/VmmH_{2}O$ 이었다. 온도보상 일체화 조건을 조사하기 위해 Al 박막저항을 제조하여 온도보상을 행하였는데 오프셋의 온도 drift는 80 %이상, 감도의 온도의존성은 95 %이상 보강 효과를 얻었다. 또한 다이오드(PXIN4001)를 이용한 온도보상시 오프셋의 온도 drift는 98 %이상, 감도의 온도의존성은 90%이상 보상 효과를 나타내었다.

• 한국정보통신학회논문지
• /
• 제11권6호
• /
• pp.1099-1103
• /
• 2007

본 연구는 기존의 방식으로 만든 비정질 실리콘 박막 트랜지스터의 제조공정에서 발생되는 결함에 대한 원인을 분석하고 해결함으로써 수율을 증대시키고 신뢰성을 개선하고자한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 n+a-Si:H층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝 하여 그것을 마스크로 상부 n+a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 이렇게 제조한 박막 트랜지스터에서 생기는 문제는 주로 광식각공정시 PR의 잔존이나 세척시 얇은 화학막이 표면에 남거나 생겨서 발생되며, 이는 소자를 파괴시키는 주된 원인이 된다. 그러므로 이를 개선하기 위하여 ashing이나 세척공정을 보다 엄격하게 수행하였다. 이와 같이 공정에 보다 엄격한 기준의 세척과 여분의 처리 공정을 가하여 수율을 확실히 개선 할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권1호
• /
• pp.98-106
• /
• 2009

본 논문에서는 ultra mobile PC (UMPC) 및 휴대용 기기 시스템 같이 고속으로 동작하며 고해상도 저전력 및 소면적을 동시에 요구하는 16M-color low temperature Poly silicon (LTPS) thin film transistor liquid crystal display (TFT-LCD) 응용을 위한 1:12 MUX 기반의 1280-RGB $\times$ 800-Dot 70.78mW 0.13um CMOS LCD driver IC (LDI) 를 제안한다. 제안하는 LDI는 저항 열 구조를 사용하여 고해상도에서 전력 소모 및 면적을 최적화하였으며 column driver는 LDI 전체 면적을 최소화하기 위해 하나의 column driver가 12개의 채널을 구동하는 1:12 MUX 구조로 설계하였다. 또한 신호전압이 rail-to-rail로 동작하는 조건에서 높은 전압 이득과 낮은 소비전력을 얻기 위해 class-AB 증폭기 구조를 사용하였으며 고화질을 구현하기 위해 오프 셋과 출력편차의 영향을 최소화하였다 한편, 최소한의 MOS 트랜지스터 소자로 구현된 온도 및 전원전압에 독립적인 기준 전류 발생기를 제안하였으며, 저전력 설계를 위하여 차세대 시제품 칩의 source driver에 적용 가능한 새로운 구조의 slew enhancement기법을 추가적으로 제안하였다. 제안하는 시제품 LDI는 0.13um CMOS 공정으로 제작되었으며, 측정된 source driver 출력 정착 시간은 high에서 low 및 low에서 high 각각 1.016us, 1.072us의 수준을 보이며, source driver출력 전압 편차는 최대 11mV를 보인다. 시제품 LDI의 칩 면적은 $12,203um{\times}1500um$이며 전력 소모는 1.5V/5.5V 전원 저압에서 70.78mW이다.