• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.739-742
• /
• 2005

In this paper, an efficient detection algorithm for the flicker, which is caused by mismatching between light frequency and exposure time at CMOS image sensor (CIS), is proposed. The flicker detection can be implemented by specific hardware or complex signal processing logic. However it is difficult to implement on single chip image sensor, which has pixel, CDS, ADC, and ISP on a die, because of limited die area. Thus for the flicker detection, the simple algorithm and high accuracy should be achieved on single chip image sensor,. To satisfy these purposes, the proposed algorithm organizes only simple operation, which calculates the subtraction of horizontal luminance mean between continuous two frames. This algorithm was verified with MATLAB and Xilinx FPGA, and it is implemented with Magnachip 0.18 standard cell library. As a result, the accuracy is 95% in average on FPGA emulation and the consumed gate count is about 7,500 gates (@40MHz) for implementation using Magnachip 0.18 process.

• Design & Manufacturing
• /
• 제8권2호
• /
• pp.12-17
• /
• 2014

Currently, injection molding process is a very useful technique that be applied to many field. And injection molding technology has been commercial based on many studies. However, there is no standard of surface roughness because there are few studies about surface technology of injection product. In addition, when designing the mold, changes of the core surface and the injection conditions are not considered. In this paper, change of surface according to the core and the injection conditions was compared with the surface of the injection product. Accumulation of these technologies will propose direction in mold design, manufacturing and injection molding technology.

• 한국정밀공학회지
• /
• 제18권1호
• /
• pp.63-73
• /
• 2001

This paper presents a process and operation planning system with an NC code post-processor for effective machining of press dies for production of cars. Based on the machining features, major parts of press dies are categorized into 15 groups and a standard process plan is defined for each group. The standard process plan consists of a series of processes where a process is defined as a group of operations that can be done with one setup. Details such as cutting tools, cutting conditions, and tool paths are decided at the operation planning stage. At the final stage of process and operation planning, the NC code post-processor we developed adjusts feedrates along the tool path to reduce machining time. The adjustment rule is selected based on the metal removal rate estimated by virtually machining with virtual cutting tool.

• 한국산학기술학회논문지
• /
• 제18권2호
• /
• pp.349-355
• /
• 2017

프레스금형(press dies)에 의한 굽힘가공(bending work) 이라는 것은 평평한 블랭크(blank)를 필요로 하는 각도(角度)로 굽히는 것이다. 굽힘가공을 하면 굽혀진부분(flange)과 굽혀지지 않은 부분(web)으로 구분되며, 굽힘라인(bending line) 부분에는 굽혀진 각도(bending angle)와 굽힘반지름(bending radius)이 내측과 외측으로 성형된다. 이때, 내측 굽힘반지름의 크기는 제품의 재질별로 최소치수가 제시 된다. 제시된 최소치수 보다 작게 굽히면 절단면 굽힘부위에 덧살이 발생 하거나 외측 굽힘반지름 부위에는 균열(crack)이 생긴다. 굽힘가공에서의 외측 굽힘반지름은 자연적으로 생긴다. 그래서 외측 굽힘반지름 치수를 굽힘펀치와 다이블록으로 조정하면서 필요한 치수로 굽힐수 없다. 굽힘가공에는 V-굽힘, U-굽힘, Z-굽힘, O-굽힘, P-굽힘, 에지굽힘(edge bending), 트위스트굽힘(twist bending), 크림핑(crimping) 등이 있다.이 중에서 Z-굽힘은 굽힘라인이 2개로써 블랭크의 상면(上面)과 하면(下面)에 설정하여 상향(上向)굽힘이나 하향(下向)굽힘으로 작동되는 금형을 사용한다. Z-굽힘을 크랭크굽힘(crank bending) 이라고도 한다. 이런 구조의 금형으로 Z-굽힘가공을 하면 내측반지름은 표준치수로 굽혀진다. 표준치수라는 것은 굽힘가공에서 굽힐 수 있는 최소 굽힘반지름 치수로서 굽힘펀치의 각(角)반지름(Rp)를 뜻한다. 그런데 산업현장에서는 외측 굽힘반지름 치수를 굽힘펀치와 다이블록으로 굽힐수 없는 미세한 샤프에지(sharp edge) 형상인 매우 작은 치수(R=0.2mm)를 필요로하고 있는 바, 본 논문에서는 외측 굽힘반지름 치수를 0.2mm 이하로 굽힐수 있는 Z-굽힘가공 공법을 개발 하고자 하였다.

• 대한환경공학회지
• /
• 제30권3호
• /
• pp.331-338
• /
• 2008

본 연구에서는 국내에서의 생산되는 강관의 도복장 재료 및 방법별로 관체 시편을 이용하여 도복장강관의 성능을 시험하였다. 도복장강관의 원관의 물성 및 화학조성의 분석결과 모두 기준에 적합하였다. 강관의 도복장 재료의 물성시험 결과, 블론아스팔트와 콜타르에나멜은 비용이 저렴하고 기계적 성질은 매우 우수하나, 유기용매에 녹는 단점을 지니고 있고, 도복장강관이 도복장재료로서 성능이 떨어지는 것으로 나타났다. 또한 두껍게 도복할 경우, 강관 자체의 하중이 필요 이상으로 높아지는 문제가 발생할 수 있다. 당김강도 시험과 음극박리 시험결과, PE-3층 도복장방식이 우수하였으며, PE의 도복장방법에 따라서는 압출식(T-Die) 3층 폴리에틸렌(PE 3-Layer)이 분말용착식 폴리에틸렌(PE Fluidized)보다 당김강도가 강하며 음극박리 면적도 작았다. 압출식(T-Die) 3층 폴리에틸렌(PE 3-Layer)은 기계적 특성, 열적 특성 모두 우수하였고, 내화학성도 뛰어났다. 액상에폭시는 수지 선정과 경화 조건에 따라서 도장재의 특성을 변화시킬 수 있다. 본 시험에서 사용된 폴리우레탄은 강관과의 접착력도 에폭시에 비하여 낮았으며, 수분 흡수율은 에폭시 보다 높은 결과를 나타내었다. 폴리우레탄을 도복장재료로 사용하기 위해서는 우레탄의 기본물성과 최적의 도장조건을 도출하는 연구가 진행되어야 할 것으로 판단된다. 본 연구에서 실험한 시편 중에서는 현재 압출식으로 제조한 PE-3층 도복장방법이 가장 우수한 것으로 평가되었지만, 앞으로 기타 다른 도복장재료와의 추가 검증시험이 필요할 것으로 판단된다.

• Journal of the Korean Wood Science and Technology
• /
• 제41권4호
• /
• pp.346-357
• /
• 2013

본 연구에서는 국내 숲가꾸기산물을 이용하여 목재펠릿을 제조하고 품질을 분석하였다. 원료는 일본잎갈나무(Larix kaempferi C.)와 활엽수 혼합 수종을 사용하였으며, 말구직경 6 cm를 기준으로 침엽수와 활엽수로 구분하였다. 분쇄 후 건조된 원료를 이용하여 목재펠릿을 제조하였다. 분쇄와 건조공정을 동일 조건에서 수행하였음에도 불구하고, 원료의 물리 화학적 차이에 따라 생산되는 목재펠릿의 품질에 차이가 발생하였다. 활엽수 혼합수종으로 제조한 목재펠릿은 회분이 1.6% 이상으로 분석되었으며, 일본잎갈나무의 경우에는 직경 6 cm 이하의 소경목에서 회분이 1.0%를 초과하였다. 목재펠릿을 제조하기 이전의 원료 상태에서와 비교하여 제조 후에 회분함량이 0.01~0.1% 정도 상승하는 것을 확인하였다. 발열량에서는 일본잎갈나무가 활엽수 혼합 원료에 비해 약 198 kcal/kg 정도 높았으며, 모든 시료에서 4,300 kcal/kg 이상으로 목재펠릿 원료로 적합한 것으로 분석되었다. 또한, 원료 상태보다 목재펠릿 제조 후 발열량이 일부 상승하는 것을 확인하였다. 원료에 포함된 주요 무기물은 수종 및 분류에 관계없이 Ca, K, Mg, Mn, Fe 등이었으며, 장기 연속 운전을 위해서는 연소기 내 클링커 형성을 억제할 수 있는 연소 방법의 개발이 요구된다. 동일한 펠릿 제조 조건에서 원료에 의해 제품 간의 품질 편차가 크게 발생할 수 있으며, 이를 극복하고 생산성 및 품질 향상을 위해서는 원료에 따른 공정 최적화가 중요한 요소임을 확인하였다.

• 소성∙가공
• /
• 제24권3호
• /
• pp.187-193
• /
• 2015

The objective of the current study is to determine cross-sectional profile of intermediate dies in order to improve the plastic strain homogeneity which directly affects not only the dimensional accuracy but also the mechanical properties of final product by redesigning the intermediate dies using the conventional electric field analysis (EFA) method. Initially, the multi-pass shape wire drawing was designed by using the equivalent potential lines from EFA. The area reduction ratio was calculated from the number of passes in multi-pass shape wire drawing but constrained by the capacity of the drawing machine and the drawing force. In order to compensate for a concentration of strain in a region of the cross section of the wire, the process for multi pass wire drawing from initial round material to an intermediate die was redesigned again using the electric field analysis. Both drawing process designs were simulated by the finite element method in which the strain distribution and standard deviation plastic strain of the cross section of drawn wires were examined.

• Design & Manufacturing
• /
• 제15권4호
• /
• pp.1-7
• /
• 2021

A study on in-mold punching technology for hole piercing during molding of hollow plastic parts was conducted. Considering the non-linearity of the HDPE plastic material, mechanical properties were obtained according to the change in temperature and load speed. A standard specimen for the in-mold punching test was designed to implement the in-mold punching process, and the specimen was obtained through injection molding. In order to analyze the influence of process variables during in-mold punching, an in-mold punching mold capable of controlling variables such as temperature and support pressure of the specimen was designed and manufactured. Mold heating characteristics were confirmed through finite element analysis, and punching simulations for changes in process conditions were performed to analyze punching characteristics and reflected in the experiment. Through simulations and experiments, it was found that the heating temperature, punch shape, punching speed, and pressure of the back side of the specimen were very important during in-mold punching of HDPE materials, and optimal conditions were acquired within a given range.

• Applied Microscopy
• /
• 제52권
• /
• pp.1.1-1.8
• /
• 2022

As semiconductor device architecture develops, from planar field-effect transistors (FET) to FinFET and gate-all-around (GAA), there is an increased need to measure 3D structure sidewalls precisely. Here, we present a 3-Dimensional Atomic Force Microscope (3D-AFM), a powerful 3D metrology tool to measure the sidewall roughness (SWR) of vertical and undercut structures. First, we measured three different dies repeatedly to calculate reproducibility in die level. Reproducible results were derived with a relative standard deviation under 2%. Second, we measured 13 different dies, including the center and edge of the wafer, to analyze SWR distribution in wafer level and reliable results were measured. All analysis was performed using a novel algorithm, including auto fattening, sidewall detection, and SWR calculation. In addition, SWR automatic analysis software was implemented to reduce analysis time and to provide standard analysis. The results suggest that our 3D-AFM, based on the tilted Z scanner, will enable an advanced methodology for automated 3D measurement and analysis.

• 전자공학회논문지C
• /
• 제34C권4호
• /
• pp.1-15
• /
• 1997

This paper proposes CMOS on-chip voltage and current reference circuits that operate at supply voltages between 2.5V and 5.5V without using a vonventional bandgap voltage structure. The proposed reference circuits based on enhancement-type MOS transistors show low cost, compatibility with other on-chip MOS circuits, low-power consumption, and small-chip size. The prototype was implemented in a 0.6 um n-well single-poly double-metal CMOS process and occupies an active die area of $710 um \times 190 um$. The proposed voltage reference realizes a mean value of 0.97 V with a standard deviation of $\pm0.39 mV$, and a temperature coefficient of $8.2 ppm/^{\circ}C$ over an extended temeprature range from TEX>$-25^{\circ}C$ to $75^{\circ}C$. A measured PSRR (power supply rejection ratio) is about -67 dB at 50kHz.