• 스마트미디어저널
• /
• 제4권2호
• /
• pp.55-61
• /
• 2015

A bandwidth-enhanced ultra-wide band (UWB) CMOS balun-LNA is implemented as a part of a software defined radio (SDR) receiver which supports multi-band and multi-standard. The proposed balun-LNA is composed of a single-to-differential converter, a differential-to-single voltage summer with inductive shunt peaking, a negative feedback network, and a differential output buffer with composite common-drain (CD) and common-source (CS) amplifiers. By feeding the single-ended output of the voltage summer to the input of the LNA through a feedback network, a wideband balun-LNA exploiting negative feedback is implemented. By adopting a source follower-based inductive shunt peaking, the proposed balun-LNA achieves a wider gain bandwidth. Two LNA design examples are presented to demonstrate the usefulness of the proposed approach. The LNA I adopts the CS amplifier with a common gate common source (CGCS) balun load as the S-to-D converter for high gain and low noise figure (NF) and the LNA II uses the differential amplifier with the ac-grounded second input terminal as the S-to-D converter for high second-order input-referred intercept point (IIP2). The 3 dB gain bandwidth of the proposed balun-LNA (LNA I) is above 5 GHz and the NF is below 4 dB from 100 MHz to 5 GHz. An average power gain of 18 dB and an IIP3 of -8 ~ -2 dBm are obtained. In simulation, IIP2 of the LNA II is at least 5 dB higher than that of the LNA I with same power consumption.

• 디지털산업정보학회논문지
• /
• 제14권4호
• /
• pp.79-85
• /
• 2018

This paper presents an implementation method of Long Term Evolution-Advanced (LTE-A) Physical Downlink Shared Channel (PDSCH) decoder using a general-purpose multicore Digital Signal Processor (DSP), TMS320C6670. Although the DSP provides some useful coprocessors such as turbo decoder, fast Fourier transformer, Viterbi Coprocessor, Bit Rate Coprocessor etc., it is specific to the base station platform implementation not the mobile terminal platform implementation. This paper shows an implementation method of the LTE-A PDSCH decoder using programmable DSP cores as well as the coprocessors of Fast Fourier Transformer and turbo decoder. First, it uses the coprocessor supported by the TMS320C6670, which can be used for PDSCH implementation. Second, we propose a core programming method using DSP optimization method for block diagram of PDSCH that can not use coprocessor. Through the implementation, we have verified a real-time decoding feasibility for the LTE-A downlink physical channel using test vectors which have been generated from LTE-A Reference Measurement Channel (RMC) Waveform R.6.

• 한국전자파학회논문지
• /
• 제27권5호
• /
• pp.445-453
• /
• 2016

본 논문은 3GPP LTE(Long Term Evolution)-TDD(Time Division Duplexing) 표준을 기반으로 NI(National Instruments)의 USRP RIO SDR(Software Defined Radio) 플랫폼을 이용해 28 GHz 밀리미터파 대역에서 HD 비디오를 무선으로 송수신하는 1T-1R(1 Transmitter-1 Receiver) 시스템을 설계 및 구현하였다. 해당 시스템은 Verilog로 설계한 LTE-TDD 송수신 모뎀을 USRP RIO에 내장된 Xilinx Kintex-7칩에 구현하여 USRP RIO를 베이스밴드로 사용하였으며, USRP RIO에서 송수신되는 신호는 자체 설계한 28 GHz RF 송수신 모듈로 업 다운 변환을 수행한 후 자체 설계한 $4{\times}8$ 서브 배열 안테나를 통해 최종적으로 HD 비디오 데이터를 통신하게 된다. USRP RIO와 Host PC의 통신 방식은 데이터 송수신시 발생되는 지연을 최소화하기 위해 PCI express(Peripheral Component Interconnect express)${\times}4$를 사용하였다. 구현한 시스템은 25.85 dBc 이상의 높은 EVM(Error Vector Magnitude) 성능을 보였으며, 실험환경 내 어디서든 HD 비디오를 성공적으로 송수신 하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.497-498
• /
• 2011

2000년대 들어 통신, 방송을 중심으로 한 다양한 신규 무선 기술이 개발되어 상용화된 서비스가 도입되기 시작 하였다. 그리고, 각종 산업에서 무선 서비스에 대한 수요가 급격히 확대됨에 따라 주파수 사용의 수요가 폭발적으로 증가하고 있다. 특히, UWB(Ultra WideBand), SDR(Software Defined Radio), 밀리미터파(Millimeter Wave) 등을 비롯한 다양한 무선 접속 기술이 연구가 되고 있다. 그중, UWB는 주파수 대역별 배타적 주파수 이용권한이 부여되는 기존의 방식이 아닌 매우 넓은 주파수 대역을 활용할 수 있는 장점을 갖고 있다. 또한, 기존 해당 주파수를 사용하고 있는 기타서비스에 주파수 간섭을 일으키지 않는 기술로 주목 받고 있다. 이에 본 논문에서는 UWB 통신기술에 대해 연구하고, UWB 통신에 사용 가능한 안테나를 설계 및 구현 하였다.

• 대한전자공학회논문지SD
• /
• 제42권6호
• /
• pp.39-48
• /
• 2005

본 논문은 통신 시스템에서 요구하는 다양한 연산과 고속의 동작을 수행할 수 있는 재구성 가능 코프로세서를 제안하였다. 제안된 재구성 가능 코프로세서는 스크램블링, 인터리빙, 길쌈부호화, 비터비 디코딩, FFT 등과 같은 통신 시스템에 필수적인 연산 동작을 쉽게 구현할 수 있는 특징을 가진다. 제안된 재구성 가능 코프로세서는 VHDL로 설계하여 SEC 0.18$\mu$m 표준셀 라이브러리를 이용해 합성하였으며, 총 35,000 게이트에 3.84ns의 최대 동작 속도를 보였다. 제안된 코프로세서에 대한 성능검증 결과 IEEE 802.11a WLAN 표준에 대해 기존 DSP에 비해서 FFT 연산과 Complex MAC의 경우 약 $33\%$, 비터비 디코딩의 경우 약 $37\%$, 스크램블링 및 길쌈부호화의 경우 약 $48\%\~84\%$의 연산 사이클 감소를 확인하였으며 다양한 통신 알고리즘에 대해 기존 DSP보다 우수한 성능을 나타내었다.

• 대한전자공학회논문지SD
• /
• 제48권1호
• /
• pp.14-21
• /
• 2011

본 논문에서는 LTE-Advanced, Software defined radio(SRD)등 4G 이동통신 핵심기술에 응용 가능한 10b 500MS/s $0.13{\mu}m$ CMOS A/D 변환기(ADC)를 제안한다. 제안하는 AD는 저전력 특성을 만족하기 위해 특별한 보정기법을 포함하지 않는 단일 채널 형태로 설계되었으며, 500MS/s의 고속 변환속도를 만족하기 위해 폴딩 신호처리 기법을 사용하였다. 또한 하위 7b ADC의 높은 folding rate(FR)을 극복하기 위해 cascaded 형태의 폴딩 인터폴레이팅 기법을 적용하였으며, 폴딩 버스에서 발생하는 기생 커패시턴스에 의한 주파수 제한 및 전압이득 감소를 최소화하기 위해 folded cascode 출력단을 갖는 폴딩 증폭기를 설계하였다. 제안하는 ADC는 $0.13{\mu}m$ lP6M CMOS 공정으로 설계되었으며 유효면적은 $1.5mm^2$이다. 시제품 ADC의 INL, DNL은 10b 해상도에서 각각 2.95LSB, 1.24LSB 수준으로 측정되었으며, 입력주파수 9.27MHz, 500MHz의 변환속도에서 SNDR은 54.8dB, SFDR은 63.4dBc의 특성을 보인다. 1.2V(1.5V)의 전원전압에서 주변회로를 포함한 전체 ADC의 전력소모는 150mW ($300{\mu}W/MS/s$)이다.