• 한국정보전자통신기술학회논문지
• /
• 제13권1호
• /
• pp.48-57
• /
• 2020

Wireless charger, USB type-C 등의 응용에서 사용되는 MCU는 추가 공정 마스크가 작으면서 셀 사이즈가 작은 MTP 메모리가 요구된다. 기존의 double poly EEPROM 셀은 사이즈가 작지만 3~5 장 정도의 추가 공정 마스크가 요구되고, FN 터널링 방식의 single poly EEPROM 셀은 셀 사이즈가 큰 단점이 있다. 본 논문에서는 vertical PIP 커패시터를 사용한 110nm MTP 셀을 제안하였다. 제안된 MTP 셀의 erase 동작은 FG와 EG 사이의 FN 터널링을 이용하였고 프로그램 동작은 CHEI 주입 방식을 사용하므로 MTP 셀 어레이의 PW을 공유하여 MTP 셀 사이즈를 1.09㎛2으로 줄였다. 한편 USB type-C 등의 응용에서 요구되는 MTP 메모리 IP는 2.5V ~ 5.5V의 넓은 전압 범위에서 동작하는 것이 필요하다. 그런데 VPP 전하펌프의 펌핑 전류는 VCC 전압이 최소인 2.5V일 때 가장 낮은 반면, 리플전압은 VCC 전압이 5.5V일 때 크게 나타난다. 그래서 본 논문에서는 VCC detector 회로를 사용하여 ON되는 전하펌프의 개수를 제어하여 VCC가 높아지더라도 펌핑 전류를 최대 474.6㎂로 억제하므로 SPICE 모의실험을 통해 VPP 리플 전압을 0.19V 이내로 줄였다.

• 한국재료학회지
• /
• 제8권9호
• /
• pp.831-836
• /
• 1998

Ni기 초합금인 B1914로 다결정, 방향성 및 단결정을 제조하여, 상온과 고온에서 이들 결정종류에 따른 변형을 관찰하였다. 이들 결정을 제작하기 위하여 진공 주조로에서 냉각속도와 온도구배를 제어하였으며, 제작된 봉상 시편들은 2단계의 진공열처리를 하고 아르곤가스로 급냉하였다. 동일한 모합금인 B1914로 제조된 결정들은 결정종류에 따라서 뚜렷한 변형(stress-strain)을 나타내었다. 즉, 항복강도와 인장강도는 다결정, 방향성 및 단결정 순으로 뚜렷이 증가하였다. 또한 $600^{\circ}C$에서 모든 결정들은 $\gamma$'의 강화효과로 인해서 가장 높은 741-816MPa의 항복강도를 나타내었으며, 인장강도는 1005-1139MPa이었다.

• 에너지공학
• /
• 제21권3호
• /
• pp.243-248
• /
• 2012

본 연구는 고온고습 시험을 통하여 Cell 레벨에서의 표면관찰 및 효율저하를 분석하였다. 고온고습 시험조건은 KS C IEC-61215에서 제시한 PV 모듈하의 조건을 이용하여 온도 $85^{\circ}C$, 습도 85%, 1000hr 동안 수행하였다. EL(Electroluminescence)촬영을 통하여 Cell 표면의 이상 유 무를 분석한 결과, 시간이 경과함에 따라, 부분적으로 표면이 손상되어 변색되는 것을 확인하였다. 고온고습 시험 전 단결정 Cell 및 다결정 Cell의 효율은 각각 17.7%, 15.5%였으며, 1000hr 수행 후 15.6%, 14.0%로 각각 11.9%와 9.3%의 감소율을 보였다. 또한, 경년 시 나타나는 전기적 특성을 분석하기 위하여 FF(Fill Factor)값을 분석한 결과, 고온고습 시험 후 단결정 Cell은 78.7%에서 75.0%로 4.7%, 다결정 Cell은 78.1%에서 76.7%로 1.8%의 감소율을 보였다. 태양전지 실리콘의 원자배열 및 순도에 따라 효율 변화에 영향을 받아 단결정 Cell이 다결정 Cell보다 효율저하가 크게 나타났다고 판단된다. 또한, FF감소율보다 효율 감소율이 크게 저하된 것을 확인할 수 있었으며, 이는 Cell의 외부환경적 요인에 의한 표면 손상이 p-n접합층 접촉저항과 경년 시 나타나는 FF 감소율보다 크게 영향을 준 것으로 판단된다.

• 한국전자통신학회논문지
• /
• 제9권2호
• /
• pp.167-171
• /
• 2014

CVD를 이용하여 다결정 및 단결정 Cu 시편에 대한 그래핀의 합성 실험을 수행하였으며, 광학현미경 조직사진과 이미지 분석을 통하여 그래핀의 성장거동과 합성에 대한 특성평가 결과를 제시 하였다. 다결정 Cu 시편의 결정성에 따른 그래핀의 성장에 대한 분석의 결과 그래핀의 성장이 다결정 Cu 시편의 결정에 따라 일정한 방향성을 갖고 성장한다는 것을 알 수 있었으며, 다결정 Cu 시편의 이웃하는 단일 결정 내에서 성장하는 그래핀 형성에 대한 이미지 분석의 결과 단층, 복층, 그리고 3층의 그래핀에 대한 특성 분석이 가능하였다. 또한, (111) 방향을 갖는 단결정 Cu 시편을 이용하여 약 $3mm^2$ 정도의 비교적 넓은 면적을 갖는 고품질의 단일층 단결정 그래핀 합성과 이에 대한 특성평가 결과를 나타내고 있다.

• 센서학회지
• /
• 제24권6호
• /
• pp.359-363
• /
• 2015

This paper proposes an algorithm that reduces the conversion time of a single-slope A/D converter (SSADC) that has n-bit resolution, which typically is limited by conversion time taking up to $2^n$ clock cycles for an operation. To improve this situation, we have researched a novel hybrid-type A/D converter that consists of a pseudo-pipeline A/D converter and a conventional SSADC. The pseudo-pipeline A/D converter, using a single-stage of analog components, determines the most significant bits (MSBs) or upper bits and the conventional SSADC determines the remaining bits. Therefore, the modified SSADC, similar to the hybrid-type A/D converter, is able to significantly reduce the conversion time because the pseudo-pipeline A/D converter, which determines the MSBs (or upper bits), does not rely on a clock. The proposed A/D converter was designed using a $0.35-{\mu}m$ 2-poly 4-metal standard complementary metal oxide semiconductor (CMOS) technology process; additionally, its characteristics were simulated.

• 센서학회지
• /
• 제12권1호
• /
• pp.51-56
• /
• 2003

We describe a charge pump circuit using VCO (voltage controlled oscillator) for storing information into local memories in neural networks. The VCO is used for adjusting the output voltage of the charge pump to the reference voltage and for reducing the fluctuation generated by the clocking scheme. The charge pump circuit is simulated by using Hynix 0.35um CMOS process parameters. The proposed charge pump operates properly regardless to the temperature and the supply voltage variation.

• 한국고분자학회:학술대회논문집
• /
• 한국고분자학회 2006년도 IUPAC International Symposium on Advanced Polymers for Emerging Technologies
• /
• pp.33-34
• /
• 2006

The graft copolymer consisting of poly(N-isopropylacrylamide) (PNIPAAm) and single-stranded DNA was prepared. Interestingly, the copolymer was found to form nanoparticles above physiological temperature. We found that non-crosslinking aggregation of the nanoparticles was induced by the hybridization of the surface-bound DNA with the full-match complementary DNA, but not with one-base mismatch. The core material is not restricted to PNIPAAm; DNA-functionalized gold nanoparticle was found to show a similar aggregation induced only by the fully-complementary DNA, resulting in rapid color change within 3 min at ambient temperature. This methodology is general in principle and applicable for wide variety of clinical gene diagnosis.

• 한국섬유공학회:학술대회논문집
• /
• 한국섬유공학회 1998년도 봄 학술발표회 논문집
• /
• pp.148-151
• /
• 1998

대부분의 고분자 가공공정에 있어서 가공원액(고분자 액체 또는 용융물)은 선형영역을 벗어나는 큰 크기의 변형을 받으므로 기존의 선형 점탄성 이론으로는 그 공정해석이 불가능하다. 그러므로 대변형하에서 고분자 물질의 비선형 거동 해석은 실제 공정과 관련된 공학적인 관점에서 볼 때 매우 중요한 과제라고 할 수 있다. 특히 응력완화 실험은 점탄성 액체의 비선형 완화 거동을 고찰하고 지금까지 제시된 각종 구성방정식을 평가하는데 유용하다.(중략)

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.45-48
• /
• 2001

An programmable current-mode folding and interpolation analog to digital converter (ADC) with programmable interpolator is proposed in this paper. A programmable interpolator is employed not only to vary the resolution of data converter, but also to decrease a power dissipation within the ADC. Because of varying the number of interpolation circuits, resolution is vary from 6 to 10bit. The designed ADC fabricated by a 0.6${\mu}{\textrm}{m}$ n-well CMOS double metal/single poly process. The experimental result shows the power dissipation from 26 to 87mW with a power supply of 3.3V.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.986-989
• /
• 1999

An 12bit current-mode folding and interpolation analog to digital converter (ADC) with multiplied folding amplifiers is proposed in this paper. A current - mode multiplied folding amplifier is employed not only to reduced the number of reference current source, but also to decrease a power dissipation within the ADC. The designed ADC fabricated by a 0.6${\mu}{\textrm}{m}$ n-well CMOS double metal/single poly process. The simulation result shows the power dissipation of 280㎽ with a power supply of 5V.