• Title/Summary/Keyword: single step

검색결과 1,655건 처리시간 0.026초

경관도로 등 신개념의 도로사업 개발에 관한 연구 (A Strategy for Developing New Road Projects)

  • 김응철
    • 한국도로학회논문집
    • /
    • 제9권2호
    • /
    • pp.115-127
    • /
    • 2007
  • 최근 도로선진국이라 할 수 있는 나라들에서는 다양한 도로사업의 발굴 및 장려정책이 도입되고 있다. 본 논문에서는 새로운 도로사업의 발굴을 위한 대안모형을 제시하였다. 새로운 도로사업 발굴을 위한 절차로는 근거법령의 모색 신개념 도로사업의 발굴, 평가 모형구축 및 운영지침 개발, 관련행정체계 개선 등 크게 4가지의 주요 절차가 필요한 것으로 제시되었다. 근거법령의 모색은 도로법 및 도로법 시행령, 시행규칙 등이 우선 고려되어야 할 것으로 분석되었으며 신개념의 도로사업 발굴절차는 크게 국가적 차원의 유일성 확보 도로, 다양한 가치기준에 의해 선정되는 도로 및 단일시설, 기술(설계 우수VE 및 LCCA사례 포함) 및 구조물 형태로서 발굴될 수 있는 사례로 세분류하였다. 평가모형 구축 및 운영지침 개발절차에서는 미국 NSBP프로그램의 절차 혹은 지속가능한 도시대상의 절차를 사례로 할 수 있으며 분석적 계층화법(AHP) 및 다지역산업연관모형(MRIO)의 적용가능성도 제시하였다. 또한, 관련 행정체계의 개선에서는 건설교통부의 도로기획관실 업무내역 분석을 통해 도로정책팀과 도로환경팀의 역할을 제시하였으며 평가위원회의 구성, 평가과정과 일체화된 예산지원절차를 추진방안으로 제시하였다.

  • PDF

연약지반의 비선형성이 탄성 및 비탄성 지진응답스펙트럼에 미치는 영향 (Effect of the Nonlinearity of the Soft Soil on the Elastic and Inelastic Seismic Response Spectra)

  • 김용석
    • 한국지진공학회논문집
    • /
    • 제9권4호
    • /
    • pp.11-18
    • /
    • 2005
  • 비탄성 지진해석은 구조물-지반 체계의 비선형 거동 때문에 내진설계를 위해 필요하고, 합리적인 내진설계를 위해서 지반-구조물 상호작용을 고려한 성능에 기준한 설계의 중요성도 인식되고 있다. 이 연구에서는 11개 중약진과 5개 강진 기록을 최대 가속도 0.075g, 0.15g, 0.2g와 0.3g로 조정하여 연약지반에 세워진 단자유도계에 대한 탄성과 비탄성 지진응답해석을 지반의 비선형성을 고려하여 수행하였다. 의사3차원 동적해석 프로그램을 사용하여 주파수 영역에서 지진하중을 암반에 작용시켜 구조물-지반 체계에 대한 지진응답해석을 한번에 수행하였다. 연구결과에 의하면 비선형 지반-구조물 상호작용 영향을 고려하는 것과 설계기준에 따라 내진설계를 하는 것보다는 여러 가지 지반조건을 고려하여 성능에 기준한 내진설계를 수행하는 것이 필요하다. 또한 약진에 의한 연약지반의 비선형성이 비선형 지반에 의한 지진파의 증폭 때문에 탄성과 비탄성 지진응답에 심하게 영향을 미쳤는데 특히 탄성지진응답에서 두드러졌다.

위성영상에서의 적응적 압축잡음 제거 알고리즘 (Content Analysis-based Adaptive Filtering in The Compressed Satellite Images)

  • 최태현;지정민;박준훈;최명진;이상근
    • 대한전자공학회논문지SP
    • /
    • 제48권5호
    • /
    • pp.84-95
    • /
    • 2011
  • 본 논문에서는 위성영상을 압축하는 과정에서 발생하는 압축잡음을 내용 분석을 통해 적응적으로 제거하는 디블록킹 알고리즘을 제안 한다. 특히, 제공된 KOMPSAT(korean multi-purpose satellite)-2는 열 단위로 동일한 양자화 계수를 적용하며 고주파 성분이 많은 부분을 압축하여 효율 및 시간을 향상 시켰으나 압축률이 높은 동일 열 내에 복잡도가 낮은 부분에서 압축 잡음이 나타나는 문제점이 있다. 이러한 압축잡음을 제거하기 위해 일반적인 디블록킹 필터를 적용 시 복잡한 영역을 평활화시키는 문제점이 있다. 따라서 제안한 방법에서는 영상 분석 후 적응적 디블록킹 필터를 통해 에지를 보존하면서 격자잡음을 제거 한다. 이와 동시에 WLFPCA(weighted lowpass filter using principle component analysis)를 이용하여 큰 곡선형 경계부분의 계단잡음을 제거 하였다. 제안한 방법은 성능을 평가하기 위한 모의실험 결과로부터 기존의 방법에 비하여 객관적 화질 지표인 PSNR(peak signal to noise ratio)과 주관적 화질 지표인 MSSIM(mean structural similarity)에서 비슷하거나 향상된 결과를 보였으며 특히, 기존의 압축잡음 제거 알고리즘은 반복적 프로세싱을 통해 계단잡음을 제거하나 제안한 방법은 싱글패스(single-path) 방식으로 시간을 크게 단축시켜 실시간에 가까운 처리가 가능하도록 하였으며, 계산양을 줄여 하드웨어의 적용이 용이하게 하였다.

병렬 구조의 직접 디지털 주파수 합성기의 설계 (A practial design of direct digital frequency synthesizer with multi-ROM configuration)

  • 이종선;김대용;유영갑
    • 한국통신학회논문지
    • /
    • 제21권12호
    • /
    • pp.3235-3245
    • /
    • 1996
  • 이산스펙트럽(Spread Spectrum) 통신 시스템에 사용되는 DDFS(Direct Digital Frequency Synthesizer)는 짧은 천이시간과 광대역의 특성을 요구하고, 전력소모도 적어야 한다. 이를 위해서 본 연구의 DDFS는 파이프라인 구조의 위상 가산기와 4개의 sine ROM을 병렬로 구성하여, 단일 sine ROM으로 구성된 DDFS에 비해 처리 속도를 4배 개선하였다. 위상 가산기의 위상 잘림으로 나빠지는 스펙트럼 특성은 위상 가산기 구조와 같은 잡음 정형기를 사용하여 보상하였고, 잡음 정형기의 출력 중 상위 8-bit만을 sine ROM의 어드레스로 사용하였다. 각각의 sine ROM은 사인 파형의 대칭성을 이용하여, 0 ~ $\pi$/2 사인 파형의 위상, 진폭 정보를 저장함으로 0 ~ 2$\pi$ 사인 파형의 정보를 갖는 sine ROM에 비해 크기를 크게 줄였고, 어드레스의 상위 2-bit를 제어 비트로 사용하여 2$\pi$의 사인 파형을 조합했다. 입력 클럭을 1/2, 1/4로 분주하여, 1/4 주기의 낮은 클럭 주파수로 대부분의 시스템을 구동하여, 소비 전력을 감소시켰다. DDFS 칩은 $0.8{\mu}$ CMOS 표준 공정의 게이트 어레이 기술을 이용ㅇ하여 구현하였다. 측정 결과 107MHz의 구동 클럭에서 안정하게 동작하였고, 26.7MHz의 최대 출력 주파수를 발생시켰다. 스펙트럼 순수도(Spectral purity)는 -65dBc이며, tuning latency는 55 클럭이다. DDFS칩의 소비 전력은 40MHz의 클럭 입력과 5V 단일 전원을 사용하였을 때 276.5mW이다.

  • PDF

2.4GHz ISM 대역 응용을 위한 저전력 CMOS Fractional-N 주파수합성기 설계 (Design of a Low-Power CMOS Fractional-N Frequency Synthesizer for 2.4GHz ISM Band Applications)

  • 오근창;김경환;박종태;유종근
    • 대한전자공학회논문지SD
    • /
    • 제45권6호
    • /
    • pp.60-67
    • /
    • 2008
  • 본 논문에서는 Bluetooth, Zigbee, WLAN 등 2.4GHz 대역 ISM-band 응용 분야를 위한 저 전력 주파수 합성기를 설계하였다. 저 전력 특성을 얻기 위해 전류소모가 큰 VCO, prescaler, ${\Sigma}-{\Delta}$ modulator 등의 전력소모를 최적화하는데 중점을 두고 설계하였다. VCO는 전력소모 측면에서 유리한 NP-core 유형의 구조를 선택하여 위상잡음 특성과 전력소모를 최적화하였으며, prescaler는 정적 전류소모가 거의 없는 동적 회로 기술이 적용된 D-F/F을 사용하여 전력소모를 줄였다. 또한 다수의 로직으로 구성되는 3차 ${\Sigma}-{\Delta}$ modulator는 'mapping circuit'으로 구조를 단순화하여 작은 면적과 저 전력소모 특성을 갖도록 하였다. $0.18{\mu}m$ CMOS 공정으로 IC를 제작하여 성능을 측정한 결과 설계된 주파수 합성기는 1.8V 전원전압에서 7.9mA의 전류를 소모하고, 100kHz offset에서 -96dBc/Hz, 1MHz offset에서 -118dBc/Hz의 위상 잡음 특성을 보였다 또한 spur 잡음 특성은 -70dBc이며, 25MHz step의 주파수 변화에 따른 위상 고정 시간은 약 $15{\mu}s$이다. 설계된 회로의 칩 면적은 pad를 포함하여 $1.16mm^2$이며 pad를 제외한 면적은 $0.64mm^2$이다.

코딩 유닛 깊이 정보를 이용한 HEVC 디블록킹 필터의 병렬화 기법 (Parallel Method for HEVC Deblocking Filter based on Coding Unit Depth Information)

  • 조현호;유은경;남정학;심동규;김두현;송준호
    • 방송공학회논문지
    • /
    • 제17권5호
    • /
    • pp.742-755
    • /
    • 2012
  • 본 논문에서는 high efficiency video coding (HEVC) 복호화기의 디블록킹 필터를 병렬화할 때 발생하는 작업량 불균형 문제를 해결하는 병렬화 방법을 제안한다. HEVC의 디블록킹 필터는 인-루프 필터로써 먼저 수직 에지에서 필터링을 수행한 후, 수평 에지에서 필터링을 수행한다. 수직 및 수평 에지에 대해 필터링을 수행하는 경우 주변 에지와 의존성이 없기 때문에 데이터 레벨의 병렬화를 통하여 복호화를 고속화 할 수 있다. 그러나 데이터 레벨 병렬화 방법을 통해 데이터가 균등하게 분할된 경우에도 영역 간의 작업량은 불균등 할 수 있으며, 이는 복호화기의 병렬화 성능을 저하시킨다. 본 논문에서는 coding tree block (CTB)에서 coding unit (CU)의 깊이 정보를 사용하여, 현재 프레임에 대한 디블록킹 필터링 과정의 연산량을 예측하고, 이를 통해 각 코어에 동등한 작업량이 분배되게 함으로써 작업량 불균형 문제를 해결하였다. 실험 결과, 제안하는 작업량 예측 기반의 데이터 레벨 병렬화 방법은 단일 코어를 사용하여 디블록킹 필터를 수행하는 것에 비하여 64.3%의 평균 시간 감소 (average time saving; ATS)를 얻었고, 기존의 균등 분할 데이터 레벨 병렬화 방법보다 평균 6.7%, 최대 13.5% 감소를 얻었다.

소뇌경색 환자의 운동기능 회복에 따른 보행 척도의 변화 관찰 연구 : 피질척수로 손상환자와의 비교를 중심으로 (Change of Gait Pattern of Patients with Ataxic Gait by Cerebellar Infarction in Comparison to Corticospinal Tract Stroke Patients)

  • 추홍민;이영웅;김광호;임현서;류호선;박신혁;김철현;성강경;이상관
    • 대한한방내과학회지
    • /
    • 제41권2호
    • /
    • pp.194-203
    • /
    • 2020
  • Objectives: This study aimed to compare the gait patterns of cerebellar infarction patients with those of corticospinal tract stroke patients through a follow-up of patients with ataxic gait due to cerebellar infarction and corticospinal tract stroke. Methods: We investigated two cases of patients with cerebellar infarction and two cases each of acute or chronic corticospinal tract stroke who were hospitalized at Wonkwang University Gawangju Medical Center from September 1, 2017 to February 15, 2020 based on medical records and gait analyses. The spatiotemporal gait parameters of each patient were measured three times at 2-week intervals except those of the chronic corticospinal tract stroke patients, which were measured twice at a 1-month interval. Results: Spatiotemporal gait parameters, which include velocity, cadence, step length, stride length, and single support, were consistently increased in the cerebellar infarction patients in comparison to the corticospinal tract stroke patients. The stance phase was decreased in all the patients. Conclusions: The cerebellar infarction patients' gait spatiotemporal parameters were found to consistently improve. Moreover, gait analysis can be used to effectively measure improvement of ataxic gait.

지능적 족형 보행 재활 보조 로봇의 개발 (Development of an Intelligent Legged Walking Rehabilitation Robot)

  • 김현;김정엽
    • 대한기계학회논문집A
    • /
    • 제41권9호
    • /
    • pp.825-837
    • /
    • 2017
  • 본 논문에서는 하지 보행 장애를 가진 환자가 사용하는 크러치에 로봇 기술이 적용된 새로운 타입의 착용식 족형 보행 재활 로봇에 대해 서술하였다. 개발된 로봇의 주된 특징은 크게 세 가지로 나뉜다. 첫 번째, 착용 방식의 특징으로서, 팔꿈치에 착용하여 환자를 보조하는 엘보 크러치와 달리 환자의 가슴부에 족형 로봇을 착용함으로써 보행 시 넓은 가슴 면적으로부터 하중을 분산시키고 팔에 작용하는 집중 하중을 제거하였으며, 팔과 손의 움직임을 자유롭게 하였다. 두 번째, 사용자의 보행 의지를 파악하는 방법으로서, 족형 로봇의 발에 부착된 3축 힘센서를 이용하여 지면 반발력의 크기와 방향으로부터 사용자의 보행의도를 추정하는 알고리즘을 제안하였고 이에 따라 가슴 착용형 로봇을 보행시켰다. 마지막으로, 계단 보행을 위한 근력 강화 방법으로서, 둔턱을 오르내리는 근력 훈련이 가능하도록 바닥 높낮이에 따라 상하 운동 궤적이 변화할 수 있는 둔턱 보행 기능을 구현하였다. 최종적으로 개발된 로봇이 보행 의도를 인지하고 로봇 다리로부터 보행 보조를 효과적으로 수행할 수 있다는 것을 실험을 통하여 확인하였고, 하지 근전도 측정을 통하여 보행 시 로봇이 하지 근력을 보조하는 성능을 정량적으로 검증하였다.

Log-Polar 사상의 크기와 회전 불변 특성을 이용한 얼굴과 눈 검출 (Automatic Face and Eyes Detection: A Scale and Rotation Invariant Approach based on Log-Polar Mapping)

  • 최일;진성일
    • 전자공학회논문지S
    • /
    • 제36S권8호
    • /
    • pp.88-100
    • /
    • 1999
  • 얼굴과 얼굴 구성 요소를 자동으로 검출하는 것은 얼굴 인식 시스템에서 반드시 필요한 과정이다. 본 논문에서는 얼굴의 크기와 회전 변화가 동시에 존재하는 영상에서 log-polar 사상(mapping)에 기반한 단일 log-polar 얼굴 탬플릿(template)을 사용하는 밝기 기반 템플릿 정합(matching)으로 얼굴과 눈을 자동으로 검출하는 새로운 방법을 제안한다. 템플릿 정합에서는 입력 영상의 크기와 회전 변화를 템플릿의 크기와 회전 각도에 대하여 정규화시키는 과정이 필요하다. 그런데 인간 시각 시스템의 space-variant 특성과 유사한 구조를 가지는 log-polar 사상은 입력 영상의 크기와 회전 변화를 log-polar 평면상에서 수평과 수직 순환 이동으로 변화시키는 특성을 갖는다. 이러한 특성을 이용하여 입력 상반신 영상의 fixation point들에서 사상된 후보 log-polar 얼굴들은 log-polar 얼굴들을 log-polar 평면상에서 수평과 수직 이동시켜 템플릿과 정합한다. 따라서 제안한 방법은 얼굴의 크기와 회전 변화에 대응하기 위하여 계산량이 증대되는 multitemplate와 multiresolution 기법들은 적용할 필요성이 없게된다. 이러한 크기와 회전 불변 정합을 이용하여 제안된 방법은 얼굴과 눈을 동시에 검출할 수 있다. 얼굴의 크기와 회전 변화가 존재하는 상반신 영상 795장에 제안한 방법을 적용하여 98.7%의 얼굴과 눈의 검출율을 달성하였다.

  • PDF

PFC 컨버터와 DTC를 이용한 BLDC 모터의 구동 시스템 구현 (Implementation of the BLDC Motor Drive System using PFC converter and DTC)

  • 양오
    • 전자공학회논문지SC
    • /
    • 제44권5호
    • /
    • pp.62-70
    • /
    • 2007
  • 본 논문에서는 일정 토크영역에서 승압형 PFC 컨버터와 직접토크제어(DTC) 방법을 사용하여 BLDC 모터의 구동 시스템을 DSP(TMS320F2812)로 구현하였다. 기존의 6단계 PWM 전류제어와 달리 미리 정한 샘플시간 마다 간단한 look-up 표로부터 2상 도통 모드에 대한 인버터의 전압 상태 벡터를 설정함으로써 원하는 전류파형을 만들었으며 이로부터 기존의 전류제어기보다 훨씬 빠른 토크 응답특성을 얻을 수 있었다. 또한 BLDC 모터의 비 이상적인 사다리형 역기전력에 의해 발생되는 저주파 토크변동을 저감하기 위하여 위치 loop-up 표를 사용하였다. 아울러 역률을 보정하기 위해 승압형 PFC 컨버터를 구성하였고 이 때 전파 정류된 입력전압과 출력전압, 인덕터의 전류에 의해 평균전류모드 제어 방식으로 80 kHz마다 PWM 듀티(duty)가 조절 되도록 하였다. 이와 같이 복잡한 제어 알고리즘은 초고속 DSP의 출현으로 PFC와 DTC 알고리즘이 동시에 제어가 가능하며, 본 논문에서는 DTC 알고리즘을 구현할 때 DSP의 일반 범용의 출력포트를 사용하여 구현하였고 단지 PFC에서만 1개의 PWM을 사용하여 디지털 제어기를 구현하였다. 실험을 통해 DTC 알고리즘과 PFC 컨버터를 이용한 BLDC 모터 구동 시스템의 타당성과 효용성을 보였고, 실험결과로부터 PFC 컨버터를 사용하지 않았을 때는 역률이 약 0.77이었으나 PFC 컨버터를 사용하였을 때는 부하변동에 관계없이 약 0.9997로 크게 향상됨을 확인하였다.