• 음성과학
• /
• 제8권2호
• /
• pp.73-81
• /
• 2001

In this paper, we focus on the real time implementation of the single channel adaptive noise canceller(ANC) by using TMS320C30 EVM board. The implemented single channel adaptive noise canceller is based on a reference paper [1] in which it is simulated by using the recursive average magnitude difference function(AMDF) to get a properly delayed input speech on a sample basis as a reference signal and normalized least mean square(NLMS) algorithm. To certify results of the real time implementation, we measured the processing time of the ANC and enhancement ratio according to various signalto-noise ratios(SNRs). Experimental results demonstrate that the processing time of the speech signal of 32ms length with delay estimation of every 10 samples is about 26.3 ms, and almost the same performance as given in [1] is obtained with the implemented system.

• 한국멀티미디어학회논문지
• /
• 제13권7호
• /
• pp.973-982
• /
• 2010

본 논문에서는 심음 향상을 위해 단일 채널 적응 잡음 제거기를 제안한다. 청진음은 일상적이거나 응급 상황 시 다양한 소리가 섞여 심음의 판독이 어려운 특징이 있다. 기존의 두 채널의 입력을 가지는 적응 잡음 제거기에서 단일 채널의 구현을 위해 단일 채널로 입력된 청진음은 심음의 특징을 기반을 둔 HS 분석기와 BS-Gate를 제안하여 기준 신호를 생성하였다. 제안한 단일 채널 적응 잡음 제거기는 BIOPAC Systems, Inc의 SS30L과 MP 36을 이용하여 획득한 청진음을 이용하여 실험하였으며, 그 결과 효과적으로 호흡음이 감쇄하여 심음이 향상되는 것을 확인할 수 있었다. 또한 단일 채널을 사용하는 적응 선 스펙트럼 강조기와의 비교 실험을 통해 심박의 변화에도 효과적으로 잡음을 제거하였음을 확인할 수 있었다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2000년도 학술발표대회 논문집 제19권 2호
• /
• pp.11-14
• /
• 2000

본 논문에서는 재귀적 지연추정기를 갖는 적응여파기를 이용하여 음성신호에 내재한 배경잡음을 제거하는 단일입력 적응잡음제거기를 TMS320C30 EVM 보드에서 실시간 구현하였다. 이를 위하여 샘플시간마다 지연정보를 구할 수 있는 재귀적 평균 절대차 함수를 사용하고, 정규화 된 최소평균자승(NLMS: Normalized Least Mean Square) 알고리듬을 사용하는 단일입력 잡음제거 시스템을 시뮬레이션한 (1)의 내용을 EVM 보드에 구현하였다. 그리고, (1)과 동일한 방법으로 백색 가우시안 잡음에 의해 왜곡된 음성에 대하여 SNR(Signal-to-Noise Ratio)에 따른 잡음제거 실험을 하였으며, EVM 보드에서의 실험결과를 (1)의 시뮬레이션 결과와 비교/검토하였다.

• 한국정보전자통신기술학회논문지
• /
• 제11권1호
• /
• pp.18-25
• /
• 2018

본 논문에서는 범용 DSP 칩을 이용한 저전력 다중 채널 보청기 시스템 구현을 제시한다. 본 시스템은 WDRC(Wide Dynamic Range Compression)를 이용한 음향 증폭 알고리즘, 적응 하울링 제거 알고리즘, 단일 채널 잡음 감소 알고리즘을 포함한다. 저전력 구현을 위해 각 알고리듬을 정수연산 프로그램으로 재구성하였고, BelaSigna(R) 250의 명령어를 사용하여 정수연산 프로그램을 어셈블리 프로그램으로 변환하였다. 실시간 시스템을 사용한 실험을 통해 각 알고리즘의 성능을 확인하였다. 또한 구현 시스템의 클럭을 측정하였으며, 그 결과 전체 신호 처리 블록이 대략 7.02MHz 클럭에서 실시간으로 동작함을 확인하였다.