• 제목/요약/키워드: simultaneous switching

검색결과 113건 처리시간 0.027초

전도성 운전기판을 이용한 다층기판에서의 Simultaneous Switching Noise 감소 기법 (Simultaneous Switching Noise Reduction Technique in Multi-Layer Boards using Conductive Dielectric Substrate)

  • 김성진;전철규;이해영
    • 한국마이크로전자및패키징학회:학술대회논문집
    • /
    • 한국마이크로전자및패키징학회 1999년도 추계 기술심포지움 논문집
    • /
    • pp.33-36
    • /
    • 1999
  • In this paper, we proposed a simultaneous switching noise(SSN) reduction technique in muti-layer beards(MLB) for high-speed digital applications and analyzed them using the Finite Difference Time Domain(FDTD) method. The new method by conductive dielectric substrates reduces SSN couplings and resonances, significantly, which cause series malfunctions in the modem high-speed digital applications.

  • PDF

전도성 유전기판을 이용한 다층기판에서의 Simultaneous Switching Noise 감소 기법 (Simultaneous Switching Noise Reduction Technique in Multi-Layer Boards using Conductive Dielectric Substrate)

  • 김성진;전철규;이해영
    • 마이크로전자및패키징학회지
    • /
    • 제6권4호
    • /
    • pp.9-14
    • /
    • 1999
  • 본 논문에서는 고속 디지털 회로에서 발생하는 Simultaneous Switching Noise (SSN)를 감소하기 위한 다층 기판 구조를 제안하고 시간 영역 시간 차분법 (Finite Difference Time Domain Method)을 이용하여 그 효과를 확인하였다. 제안된 구조는 전원 평면과 접지 평면사이에 전도성 유전체를 전체 또는 부분적으로 삽입한 구조로 혼신 전압파의 크기를 각각 최대 85%, 55% 까지 줄일 수 있어 고속 고성능 디지털 시스템 구현에 효과적으로 적용될 수 있다.

  • PDF

그라운드 평면을 갖는 다층 구조 IC 패키지 시스템에서 동시 스위칭 노이즈 모델링 (Simultaneous Switching Noise Model in Multi-Layered IC Package System with Ground Plane)

  • 최진우;어영선
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1999년도 하계종합학술대회 논문집
    • /
    • pp.389-392
    • /
    • 1999
  • It is essential to estimate an effective inductance in a ground plane of muliti-layer IC package system in order to determine the simultaneous switching noise of the package. A new method to estimate the effective ground inductance in multi-layer IC package is presented. With the estimated ground plane inductance values, maximum switching noise variations according to the number of simultaneously switching drivers are investigated by developing a new SSN model. These results are verified by performing HSPICE simulation with the 0.35${\mu}{\textrm}{m}$ CMOS technology.

  • PDF

경제충격 시기의 한계소비성향 분석 - FIML 마코프-스위칭 모형 이용 (Marginal Propensity to Consume with Economic Shocks - FIML Markov-Switching Model Analysis)

  • 윤재호;이주형
    • 한국산학기술학회논문지
    • /
    • 제15권11호
    • /
    • pp.6565-6575
    • /
    • 2014
  • 본 논문에서 Hamilton의 마코프-스위칭 모형을 연립방정식으로 확장한 FIML 마코프-스위칭 모형을 제시해 보았다. 본 논문의 FIML 마코프-스위칭 모형을 LIML 마코프-스위칭 모형 등과 비교하면 LIML 마코프-스위칭 모형은 FIML 마코프-스위칭 모형의 특별한 경우이며 FIML 마코프-스위칭 모형은 연립방정식으로 확장된 일반화된 모형 형태를 띄게 된다. 본 논문의 FIML 마코프-스위칭 모형을 Campbell and Mankiw 소비함수에 적용해 본 결과, 2008년 부동산 거품 붕괴와 같은 경제충격 시기의 한계소비성향은 매우 민감도가 높아진다는 것을 알 수 있다.

직.병렬 조합에 의한 박막형 초전도 한류기의 퀜치특성 개선 (Improvement of Quench Properties of a Superconducting Fault Current Limiter Using YBCO Films by Serial and Parallel Combinations)

  • 최효상;김혜림;현옥배
    • 대한전기학회논문지:전기기기및에너지변환시스템부문B
    • /
    • 제52권7호
    • /
    • pp.315-319
    • /
    • 2003
  • We improved quench properties of a superconducting fault current limiter (SFCL) based on YBCO thin films by their serial and parallel combinations. The SFCL consisted of 6 switching elements fabricated of 4 inch-diameter YBCO thin films. The quench currents of the switching elements were distributed between 33.9 A and 35.6 A. Simple serial connection resulted in imbalanced power dissipation between switching elements even at the quench current difference of 0.6 A. On the other hand, $2{\times}2$ and $3{\times}2$ stack combinations produced simultaneous quenches. The $3{\times}2$ stack combination showed better simultaneous quench behavior than the $2{\times}2$ stacks. This is suggested to be because the currents between switching elements in parallel connection of the $3{\times}2$ stacks were more effectively redistributed than the $2{\times}2$ stacks.

CMOS 그라운드 연결망에서의 최대 동시 스위칭 잡음의 해석 모형 (An Analytical Model of Maximum Simultaneous Switching Noise for Ground Interconnection Networks in CMOS Systems)

  • 김정학;백종흠;김석윤
    • 대한전기학회논문지:전기물성ㆍ응용부문C
    • /
    • 제50권3호
    • /
    • pp.115-119
    • /
    • 2001
  • This paper presents an efficient and simple method for analyzine maximum simultaneous switching noise (SSN) on ground interconnection networks in CMOS systems. For the derivation of maximum SSN expression, we use ${\alpha}$-power law MOS model and Taylor's series approximation. The accuracy of the proposed method is verified by comparing the results with those of previous researches and HSPICE simulations under the contemporary process parameters and environmental conditions. The proposed method predicts the maximum SSN values more accurately when compared to existing approaches even in most practical cases such that exist some output drivers not in transition.

  • PDF

고밀도 고속 CMOS 집적회로에서 동시 스위칭에 의한 패키지 영향해석 및 패키지 설계방법 (Simultaneous Switching Characteristic Analysis and Design Methodology of High-Speed & High-Density CMOS IC Package)

  • 박영준;최진우;어영선
    • 전자공학회논문지C
    • /
    • 제36C권11호
    • /
    • pp.55-63
    • /
    • 1999
  • 본 논문에서는 패키지의 전기적 특성이 CMOS 디지틀 회로에 미치는 영향을 해석하고 패키지 특성을 고려한 새로운 CMOS It 패키지 설계방법을 보인다. 집적회로 내의 게이트들이 동시에 스위칭 할 때 패키지에 기인한 동시 스위칭 노이즈 (Simultaneous Switching Noise: SSN)가 시스템의 성능에 미치는 영향에 대하여 해석적으로 고찰하여 패키지의 전기적 특성에 의한 제약조건을 만족시키면서 집적회로 패키지를 설계 할 수 있는 새로운 설계 식을 유도하고 이들 식을 이용한 설계방법을 제시한다. 또한 제시된 패키지 설계방 법의 타당성을 검증하기 위하여 0.3㎛ CMOS 회로에 대하여 범용회로 시뮬레이터인 HSPICE 시뮬레이션 결과와 본 논문에서 제시한 해석적 설계 방법에 따른 결과가 일치한다는 것을 보인다.

  • PDF

CMOS IC 패키지의 스위치 특성 해석 및 최적설계 (A New CMOS IC Package Design Methodology Based on the Analysis of Switching Characteristics)

  • 박영준;어영선
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 1998년도 추계종합학술대회 논문집
    • /
    • pp.1141-1144
    • /
    • 1998
  • A new design methodology for the shortchannel CMOS IC-package is presented. It is developed by representing the package inductance with an effective lumpedinductance. The worst case maximum-simultaneous-switching noise (SSN) and gate propagation delay due to the package are modeled in terms of driver geometry, the maximum number of simultaneous switching drivers, and the effective inductance. The SSN variations according to load capacitances are investigated with this model. The package design techniques based on the proposed guidelines are verified by performing HSPICE simulations with the $0.35\mu\textrm{m}$ CMOS model parameters.

  • PDF

이중 층 파워 메탈구조의 상호 인덕터를 이용한 동시 스위칭 잡음 최소화 기법 (SIMULTANEOUS SWITCHING NOISE MINIMIZATION TECHNIQUE USING DUAL LAYER POWER LINE MUTUAL INDUCTORS)

  • 이용하;강성묵;문규
    • 대한전자공학회논문지SD
    • /
    • 제39권6호
    • /
    • pp.44-50
    • /
    • 2002
  • 동시 스위칭 잡음(SSN: Simultaneous Switching Noise)을 줄이기 위한 새로운 기법을 제안한다. 새롭게 제안하는 구조는 이중 층 파워 라인(DLPL: Dual Layer Power Line) 구조를 이용하여 실리콘 상에 상호 인덕터(mutual inductor)를 구현하여 SSN을 줄일 수 있다. 여기서 제안하는 DLPL은 상호 인덕터가 서로 가깝게 위치하여 커플링(coupling)을 높일 수 있으며 순간적인 많은 전류가 서로 반대 방향으로 동시에 흐르게 하여 두 파워 라인 사이에 상호 인덕턴스를 만들어 내며, 이러한 상호 인덕터는 스위칭 잡음을 줄이는 역할을 한다 SPICE 시뮬레이션을 통해 상호 인덕터의 커플링 계수(coupling coefficient)가 0.8 이상일 경우 이전에 보고된 해결 방안들과 비교할 때 63%까지 스위칭 잡음을 더욱 감소 시킬 수 있었다. 또한 이 DLPL 기법은 PCB 회로설계에」=적용시킬 수 있는 이점을 가지고 있다.

전력용 트랜지스터의 직렬연결시 스윗칭 특성 (The Switching Characteristics of Series-Connected Power Transistors)

  • 서범석;이택기;현동석
    • 대한전기학회논문지
    • /
    • 제41권6호
    • /
    • pp.600-606
    • /
    • 1992
  • The series connection of power switching semiconductor elements is essential when a high voltage converter is made, so researches are being conducted to further develop this technology. In the series connection of power switching semiconductor elements, the main problem is that simultaneous conduction at turn-on and simultaneous blocking at turn-off together with voltage balancing are unattainable because of the difference of their switching characteristics. In this paper a novel series connection algorithm is proposed, which can implement not only the synchronization of the points of turn-on and turn-off time but the dynamic voltage balancing in spite of the difference of each switching characteristics. The proposed method is that the compensated control signal is attained from the voltage feedback signal and applied to the series-connected power transistors independently. Computer simulation and experimental results verify its validity.

  • PDF