• 제목/요약/키워드: packaging substrate

검색결과 438건 처리시간 0.02초

굽힘응력을 받는 유연전자소자에서 중립축 위치의 제어 (Control of Position of Neutral Line in Flexible Microelectronic System Under Bending Stress)

  • 서승호;이재학;송준엽;이원준
    • 마이크로전자및패키징학회지
    • /
    • 제23권2호
    • /
    • pp.79-84
    • /
    • 2016
  • 유연전자소자가 외부힘에 의해 변형될 경우 반도체 다이가 기계적 응력 때문에 변형되거나 파괴되고 이러한 변형이나 파괴는 channel의 전자이동도를 변화시키거나 배선의 저항을 증가시켜 집적회로의 동작 오류를 발생시킨다. 따라서 반도체 집적회로는 굽힘 변형이 발생해도 기계적 응력이 발생하지 않는 중립축에 위치하는 것이 바람직하다. 본 연구에서는 굽힘변형을 하는 flip-chip 접합공정이 적용된 face-down flexible packaging system에서 중립축의 위치와 파괴 모드를 조사하였고 반도체 집적회로와 집중응력이 발생한 곳의 응력을 감소시킬 수 있는 방법을 제시하였다. 이를 위해, 설계인자로 유연기판의 두께 및 소재, 반도체 다이의 두께를 고려하였고 설계인자가 중립축의 위치에 미치는 영향을 조사한 결과 유연기판의 두께가 중립축의 위치를 조절하는데 유용한 설계인자임을 알 수 있었다. 3차원 모델을 이용한 유한요소해석 결과 반도체 다이와 유연기판 사이의 Cu bump 접합부에서 항복응력보다 높은 응력이 인가될 수 있음을 확인하였다. 마지막으로 flexible face-down packaging system에서 반도체 다이와 Cu bump 의 응력을 감소시킬 수 있는 설계 방법을 제안하였다.

Adhesion Enhancement of Thin Film Metals on Polyimide Substrates by Bias Sputtering

  • 김선영;조성수;강정수;김영호
    • 마이크로전자및패키징학회지
    • /
    • 제12권3호
    • /
    • pp.207-212
    • /
    • 2005
  • Al, Ti, Ta 및 Cr 박막을 DC 마그네트론 스퍼터링방법으로 0 - 800 W의 RF 바이어스로 폴리이미드 기판에 가하면서 증착한 후 금속박막의 접착성을 연구하였다. 접착력은 $90^{\circ}$ 필 테스트로 평가하였다. 필 테스트 결과 모든 시편에서 기판에 RF 바이어스를 가하면 접착력이 향상되었다. RF바이어스를 가한 시편은 필링 도중 계면근처의 폴리이미드 내에서 파괴가 일어나면서 소성변형이 심하게 발생하였다. 단면 투과전자현미경 관찰에 의하면 금속/폴리이미드 계면은 분명하지 않고 복잡한 형상을 띄고 있었다. 이런 복잡한 계면은 RF 바이어스의 영향으로 생겼으며 접착력 향상의 주요 요인이었다.

  • PDF

Cu/Sn 비아를 적용한 일괄적층 방법에 의한 다층연성기판의 제조 (Fabrication of Laminated Multi-layer Flexible Substrate with Cu/Sn Via)

  • 이혁재;유진
    • 마이크로전자및패키징학회지
    • /
    • 제11권4호
    • /
    • pp.1-5
    • /
    • 2004
  • 다층 연성기판은 높은 전기 전도성과 낮은 절연상수로 잘 알려진 구리와 폴리이미드로 구성되어 있다. 본 연구에서는 이러한 다층연성기판을 패턴된 스테인리스 스틸 위에 구리선을 전기도금하고 폴리이미드를 코팅함에 의해서 균일한 형태의 $5{\mu}m$-pitch의 전도선을 제조하는데 성공하였다. 또한, 다층기판 형성시 비아흘은 UV 레이저로 형성시켰으며 구리와 주석을 전기 도금함으로 이를 채웠다. 그런다음 비아와 전도선이 붙은 채로 스테인리스 스틸에서 벗겨냈다. 이렇게 형성된 각각의 층을 한번에 적층하여 다층연성기판을 완성하였다. 적층시 주석과 구리사이에 고체상태 반응(Solid state reaction)이 발생하여 $Cu_6Sn_5$ and $Cu_3Sn$을 형성하였으며 비아패드에 비아가 수직으로 위치한 완전한 형태의 층간 연결을 형성하였다. 이러한 비아 형성 공정은 V형태의 비아나 페이스트 비아와 비교할 때 좋은 전기적 특성, 저가공정등의 여러 장점을 가지고 있다.

  • PDF

RF 마그네트론 스퍼터링 공정으로 PET 기판 위에 제조한 Ga-doped ZnO 투명전도막의 특성 (Properties of Ga-doped ZnO transparent conducting oxide fabricated on PET substrate by RF magnetron sputtering)

  • 김정연;김병국;이용구;김재화;우덕현;권순용;임동건;박재환
    • 마이크로전자및패키징학회지
    • /
    • 제17권1호
    • /
    • pp.19-24
    • /
    • 2010
  • 산소 플라즈마 전처리에 의한 PET 기판 위에 Ga이 도핑된 ZnO 투명전극 (GZO)의 특성변화를 고찰하였다. GZO 박막은 RF 마그네트론 스퍼터링 공정에 의해 합성하였으며 GZO 증착 이전에 PET 기판의 표면에너지를 높이고 GZO 박막과의 접촉특성을 향상시키기 위해 산소플라즈마 공정을 적용하였다. 산소 플라즈마 처리공정을 시행함에 따라 GZO 박막의 결정성과 전기적 특성이 향상하였다. RF 파워를 100 W로 하고, 플라즈마 처리시간을 600초로 하였을 때 GZO 박막의 최저 비저항 값인 $1.90{\times}10^{-3}{\Omega}-cm$의 양호한 특성을 확인되었다.

초 박형 실리콘 칩을 이용한 유연 패키징 기술 및 집적 회로 삽입형 패키징 기술 (Flexible and Embedded Packaging of Thinned Silicon Chip)

  • 이태희;신규호;김용준
    • 마이크로전자및패키징학회지
    • /
    • 제11권1호
    • /
    • pp.29-36
    • /
    • 2004
  • 초 박형 실리콘 칩을 이용하여 실리콘 칩들을 포함한 모듈 전체가 굽힘이 자유로운 유연 패키징 기술을 구현하였으며 bending test와 FEA를 통해 초 박형 실리콘 칩의 기계적 거동을 살펴보았다. 초박형 실리콘 칩(t<30$\mu\textrm{m}$)은 표면손상의 가능성을 배제하기 위해 KOH및 TMAH둥을 이용한 화학적 thinning 방법을 이용하여 제작되었으며 열압착 방식에 의해 $Kapton^{Kapton}$에 바로 실장 되었다. 실리콘칩과 $Kapton^\circledR$ 기판간의 단차가 적기 때문에 전기도금 방식으로 전기적 결선을 이를 수 있었다. 이러한 방식의 패키징은 이러한 공정은 flip chip 공정에 비해 공정 간단하고 wire 본딩과 달리 표면 단차 적어서 연성회로 기판을 비롯한 인쇄회로기판의 표면뿐만 아니라 기판 자체에 삽입이 가능하여 패키징 밀도 증가를 기대할 수 있으며 실질적인 실장 가능면적을 극대화 할 수 있다.

  • PDF

Development of Semiconductor Packaging Technology using Dicing Die Attach Film

  • Keunhoi, Kim;Kyoung Min, Kim;Tae Hyun, Kim;Yeeun, Na
    • 센서학회지
    • /
    • 제31권6호
    • /
    • pp.361-365
    • /
    • 2022
  • Advanced packaging demands are driven by the need for dense integration systems. Consequently, stacked packaging technology has been proposed instead of reducing the ultra-fine patterns to secure economic feasibility. This study proposed an effective packaging process technology for semiconductor devices using a 9-inch dicing die attach film (DDAF), wherein the die attach and dicing films were combined. The process involved three steps: tape lamination, dicing, and bonding. Following the grinding of a silicon wafer, the tape lamination process was conducted, and the DDAF was arranged. Subsequently, a silicon wafer attached to the DDAF was separated into dies employing a blade dicing process with a two-step cut. Thereafter, one separated die was bonded with the other die as a substrate at 130 ℃ for 2 s under a pressure of 2 kgf and the chip was hardened at 120 ℃ for 30 min under a pressure of 10 kPa to remove air bubbles within the DAF. Finally, a curing process was conducted at 175 ℃ for 2 h at atmospheric pressure. Upon completing the manufacturing processes, external inspections, cross-sectional analyses, and thermal stability evaluations were conducted to confirm the optimality of the proposed technology for application of the DDAF. In particular, the shear strength test was evaluated to obtain an average of 9,905 Pa from 17 samples. Consequently, a 3D integration packaging process using DDAF is expected to be utilized as an advanced packaging technology with high reliability.

저가형 열영상 시스템을 위한 실리콘 윈도우 제작 (Fabrication of Silicon Window for Low-price Thermal Imaging System)

  • 성병목;정동건;방순재;백선민;공성호
    • 센서학회지
    • /
    • 제24권4호
    • /
    • pp.264-269
    • /
    • 2015
  • An infrared (IR) bolometer measures the change of resistance by absorbing incident IR radiation and generates a signal as a function of the radiation intensity. Since a bolometer requires temperature stabilization and light filtering except for the infrared rays, it is essential for the device to be packaged meeting conditions that above mentioned. Minimization of heat loss is needed in order to stabilize temperature of bolometer. Heat loss by conduction or convection requires a medium, so the heat loss will be minimized if the medium is a vacuum. Therefore, vacuum packaging for bolometer is necessary. Another important element in bolometer packaging is germanium (Ge) window, which transmits IR radiation to heat the bolometer. To ensure a complete transmittance of IR light, anti-reflection (AR) coatings are deposited on both sides of the window. Although the transmittance of Ge window is high for IR rays, it is difficult to use frequently in low-price IR bolometer because of its high price. In this paper, we fabricated IR window by utilizing silicon (Si) substrate instead of Ge in order to reduce the cost of bolometer packaging. To enhance the IR transmittance through Si substrate, it is textured using Reactive Ion Etching (RIE). The texturing process of Si substrate is performed along with the change of experimental conditions such as gas ratio, pressure, etching time and RF power.

강성도 경사형 신축 전자패키지의 탄성특성 및 반복변형 신뢰성 (Elastic Properties and Repeated Deformation Reliabilities of Stiffness-Gradient Stretchable Electronic Packages)

  • 한기선;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제26권4호
    • /
    • pp.55-62
    • /
    • 2019
  • Polydimethylsiloxane (PDMS)를 베이스 기판으로 사용하고 이보다 강성도가 높은 flexible printed circuit board (FPCB)를 island 기판으로 사용한 soft PDMS/hard PDMS/FPCB 구조의 강성도 경사형 신축패키지를 형성하고, 이의 탄성특성 및 인장 싸이클과 굽힘 싸이클에 따른 신뢰성을 분석하였다. Soft PDMS, hard PDMS, FPCB의 탄성계수가 각기 0.28 MPa, 1.74 MPa, 2.25 GPa일 때 soft PDMS/hard PDMS/FPCB 신축패키지의 유효 탄성계수는 0.6 MPa로 분석되었다. 0~0.3 범위의 인장 싸이클을 15,000회 인가시 신축패키지의 저항변화률은 2.8~4.3% 이었으며, 굽힘반경 25 mm의 굽힘 싸이클을 15,000회 인가시 저항변화률은 0.9~1.5% 이었다.

신축성 전자패키지용 강성도 국부변환 신축기판에서의 플립칩 공정 (Flip Chip Process on the Local Stiffness-variant Stretchable Substrate for Stretchable Electronic Packages)

  • 박동현;오태성
    • 마이크로전자및패키징학회지
    • /
    • 제25권4호
    • /
    • pp.155-161
    • /
    • 2018
  • 강성도가 서로 다른 polydimethylsiloxane (PDMS) 탄성고분자와 flexible printed circuit board (FPCB)로 이루어진 PDMS/FPCB 구조의 강성도 국부변환 신축기판에 $100{\mu}m$ 직경의 Cu/Au 범프를 갖는 Si 칩을 anisotropic conductive adhesive (ACA)를 사용하여 플립칩 본딩 후, ACA내 전도성 입자에 따른 플립칩 접속저항을 비교하였다. Au 코팅된 폴리머 볼을 함유한 ACA를 사용하여 플립칩 본딩한 시편은 $43.2m{\Omega}$의 접속저항을 나타내었으며, SnBi 솔더입자를 함유한 ACA로 플립칩 본딩한 시편은 $36.2m{\Omega}$의 접속저항을 나타내었다. 반면에 Ni 입자를 함유한 ACA를 사용하여 플립칩 본딩한 시편에서는 전기적 open이 발생하였는데, 이는 ACA내 Ni 입자의 함유량이 부족하여 entrap된 Ni 입자가 하나도 없는 플립칩 접속부가 발생하였기 때문이다.