• 한국전자파학회논문지
• /
• 제15권2호
• /
• pp.145-151
• /
• 2004

본 논문은 5 GHz 대역의 저위상잡음 특성을 갖는 모두 집적화된 LC Tank 전압제어 발진기를 설계 제작하였다. 제작된 전압제어발진기는 PN 다이오드를 사용하여 튜닝되며, 제어 전압 0∼3 V 하에서 튜닝 범위는 5.01∼5.30 GHz의 290 MHz 튜닝 범위를 가진다. 우수한 위상 잡음 특성을 얻기 위해 LC 필터링 기법을 이용하여 전류 전원 트랜지스터의 열잡음의 상향 변환을 막았다. 측정 결과 위상잡음은 -87.8 dBc/Hz＠100 kHz offset, -111.4 dBc/Hz＠1 MHz offset의 우수한 특성을 보였다. 또한 LC 필터로 인해 약 5 dB의 위상잡음 특성이 개선됨을 알 수 있었으며, 이는 HBT 공정을 이용한 최초의 실험적 결과이다. 제작된 전압제어 발진기의 FOM은 -172.1 dBc/Hz이며, 이는 5 GHz 대역의 InGaP HBT VCO 중 최고의 성능이다. 또한 본 논문에서 제안한 발진기는 기존의 InGaP HBT를 이용한 VCO에 비해 더 낮은 DC 전력을 소모하며, 더 높고 평탄한 출력 전력 특성을 보였다.

• 대한전자공학회논문지SD
• /
• 제37권10호
• /
• pp.65-72
• /
• 2000

본 논문에서는 다이나믹 래치 형태의 비교기의 입력 오프셋을 줄이는 효과적인 방법을 제안한다. 기존 논문에서 고려된 원하지 않는 정궤환에 의한 오프셋 뿐 아니라, charge injection 부정합에 따른 오프셋을 정확하게 분석하였으며 이를 최소화하기 위하여 샘플링 구간 전에 비교기 양 입력단을 같은 전압으로 초기화하기 위한 수위치를 추가하였다. 제안된 회로는 0.65${\mu}m$ CMOS 공정 파라미터로 모의 실험 되었으며, 5v의 단일 전원 전압으로 동작하고, 200MHz 샘플링 주파수에서 5mV 이하의 오프셋 전압을 가진다. 특히 입력 저항을 $5k{\Omega}$일 때 기존 논문에 비해 약 80%의 입력 오프셋이 개선됨을 모의 실험을 토하여 확인하였다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1998년도 학술발표대회 논문집 제17권 2호
• /
• pp.177-180
• /
• 1998

높은 Q가 요구되는 고주파 신호 처리용 필터 설계에서는 흔히 SC 필터를 사용하고 있다. 처리하고자 하는 신호가 고주파수이고, 선택도 Q 값이 매우 높은 경우에는, SC 필터에 사용하는 증폭기의 성능이 빠르고, 직류 성분 이득이 커야만 한다. 이와 같은 속도와 이득이 요구됨에 따라 일반적인 범용 증폭기는 이득이 충분치 못하여 사용이 제한되고, 설사 범용 증폭기를 이용하여 필터를 구성하였다 해도 그 특성에 많은 제한을 줄 수밖에 없다. 또한 GaAS MESFET op amp의 경우, 최근의 논문에서도 60[dB] 이상의 이득이 제안된 바 없으므로, 필터 구성시 또 다른 설계 기술이 요구된다. 따라서 본 논문에서는 GaAS MESFET 능동 SC 적분기의 유한한 이득과 offset 전압을 보정한 새로운 구조의 적분기를 제안한다.

• 한국전자파학회논문지
• /
• 제12권4호
• /
• pp.622-629
• /
• 2001

본 논문에서는 Ku 대역 위성중계기에 사용되는 저위상잡음 특성을 갖는 Engineering Model 전압제어 발진기를 비선형 설계방법으로 설계하였다. 제작한 발진기의 주파수는 1~5 V의 제어전압으로 1.745~1.577MHz의 발진범위를 갖는다. 공급전력은 5V, 6.9mA를 요구한다. 제작한 발진기의 위상잡음은 -114 dBc/Hz ＠10kHz offset, -131 dBc/hz ＠100kHz offsetf을 갖고 출력전력으로 5 dBm을 얻었다.

• 한국전자통신학회논문지
• /
• 제11권3호
• /
• pp.283-292
• /
• 2016

6스위치 3상 인버터(SSTPI)의 한 상을 스위치 대신 커패시터로 대체한 4스위치 3상 인버터(FSTPI)에서 커패시터 전압의 불평형으로 인한 출력 전압의 오차를 보상하는 방법과 전압 제어 방법은 FSTPI의 성능을 결정짓는 중요한 요소이다. 본 논문에서는 DC 오프셋 전류 주입 통한 FSTPI의 커패시터 전압의 불평형을 보상하는 새로운 방법과 FSTPI의 새로운 전압 제어 방법인 간략화 된 SVPWM을 제안한다. 제안된 방법은 FSTPI로 SPMSM를 구동하는 시뮬레이션과 실험을 통해 그 타당성을 검증하였다.

• 전기전자학회논문지
• /
• 제23권2호
• /
• pp.622-627
• /
• 2019

본 논문에서는 비대칭 공극을 갖는 단상 영구자석 동기 전동기의 센서리스 운전을 위한 초기 회전자 위치 검출 알고리즘을 제안한다. 일반적인 센서리스 운전 기법 중 역기전력 기반의 센서리스 제어는 영속 및 저속운전에서 역기전력 정보를 추정하기 어렵다. 이를 위해 오픈 루프 기동 기법이 필수적으로 요구되고 일정한 방향으로의 회전을 위해서는 회전자의 초기 위치 검출이 반드시 필요하다. 본 논문에서는 단상 영구자석 동기 전동기의 자기적 특성을 이용하여 고주파 전압 주입 신호에 옵셋 전압을 추가하여 회전자 자극을 검출하는 기법을 제안한다. 다수의 실험 결과를 통하여 제안된 알고리즘의 유효성과 유용성을 검증하였다.

• 대한전자공학회논문지SD
• /
• 제49권8호
• /
• pp.41-46
• /
• 2012

본 논문에서는 X-band 주파수 대역을 위한 직교 신호 발생 전압제어 발진기(Quadrature VCO)를 제안하였다. 제안된 직교신호 발생 전압제어 발진기는 $0.13{\mu}m$ CMOS 공정을 사용하였다. 본 논문에서 제안된 직교 신호 전압제어 발진기는 두 개의 cross-coupled된 차동의 전압제어 발진기와 두 개의 차동 완충기로 구성 되어있다. 이 직교 전압제어 발진기는 4 bit의 capacitor bank와 varactor의 제어 전압으로 주파수를 가변한다. Varactor의 Q-factor를 선형적으로 변화시키기 위해, varactor 에 각각의 다른 bias voltage를 인가하였다. 이 직교 전압제어 발진기는 6.591 GHz에서 8.012 GHz까지의 주파수 가변 범위를 가진다. 이 직교 전압제어 발생기는 7.150 GHz의 출력 주파수를 가질 때 1MHz offset에서 -101.04 dBc/Hz의 Phase noise를 가진다. 공급 전압은 1.5V를 사용 하였고 QVCO core에서 6.5~8.5 mA의 전류를 소모한다.

• 대한전자공학회논문지SD
• /
• 제46권11호
• /
• pp.16-23
• /
• 2009

본 논문에서는 낮은 전압 이득 특성을 갖는 증폭기를 이용한 12비트 10MS/s 파이프라인 ADC를 제안한다. 증폭기의 낮은 전압 이득 특성에 의한 MDAC의 잔류 전압 이득 오차를 보상하기 위해 기준 전압 스케일링 기법을 적용한 파이프라인 ADC 구조를 제안하였다. 증폭기 오프셋에 의한 제안하는 ADC의 성능 저하를 개선하기 위해 첫 단 MDAC에 오프셋 조정이 가능한 증폭기를 사용하였으며, 낮은 증폭기 전압 이득으로 인해 발생하는 메모리 효과를 최소화하기 위해 추가적인 리셋 스위치를 MDAC에 적용하였다. 한편, 45dB 수준의 낮은 전압 이득을 갖는 증폭기를 기반으로 구성된 시제품 ADC는 $0.35{\mu}m$ CMOS 공정으로 제작되었으며, 측정된 최대 DNL 및 INL은 각각 0.7LSB 및 3.1LSB 수준을 보인다. 또한 2.4V의 전원 전압과 10MS/s의 동작 속도에서 최대 SNDR 및 SFDR이 각각 62dB와 72dB이며, 19mW의 전력을 소모한다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2015년도 추계학술대회 논문집
• /
• pp.145-146
• /
• 2015

본 논문은 3상 T-type 3-레벨 인버터의 중성점 전압 제어를 위한 예측제어에 관한 연구이다. 최근 인버터의 효율 향상 등의 장점으로 멀티레벨 인버터가 주목받고 있다. 모델예측제어 방식은 물리적 입력 상태를 반영하여 최적의 성능을 제공할 수 있는 제어기법이다. 3-레벨 인버터에서는 전압벡터의 개수가 많아 예측제어기법을 적용하기에는 계산시간이 오래걸리는 단점이 있다. 본 논문에서는 SPWM 방식에 예측저어를 통해 offset 을 주는 방식으로 DC-link단 중성점 전압제어를 하였다.

• 전기학회논문지
• /
• 제64권7호
• /
• pp.1005-1011
• /
• 2015

This paper proposes the DC offset compensation algorithm with fast response to the sensed grid voltage in the single-phase grid connected inverter. If the sensor of the grid voltage has problems, the DC offset of the grid voltage can be generated. This error must be resolved because the DC offset can generate the estimated grid frequency error of the phase-locked loop (PLL). In conventional algorithm to compensate the DC offset, the DC offset is estimated by integrating the synchronous reference frame d-axis voltage during one period of the grid voltage. The conventional algorithm has a drawback that is a slow dynamic response because monitoring the one period of the grid voltage is required. the proposed algorithm has fast dynamic response because the DC offset is consecutively estimated by transforming the d-axis voltage to synchronous reference frame without monitoring one cycle time of the grid voltage. The proposed algorithm is verified from PSIM simulation and the experiment.