• 한국인터넷방송통신학회논문지
• /
• 제16권1호
• /
• pp.233-238
• /
• 2016

근래에 임베디드 프로세서의 성능을 향상시키기 위하여 멀티코어 프로세서 구조가 널리 이용되고 있다. 이러한 멀티코어 프로세서는 크게 대칭적 구조와 비대칭적 구조로 나뉘며, 비대칭적 멀티코어 프로세서가 대칭적 멀티코어 프로세서에 비하여 더욱 성능이 높고 효율적이라고 알려져 있다. 본 논문에서는 임베디드 프로세서에 대하여 이것을 확인하기 위하여, 다양한 구성을 갖는 비대칭적 임베디드 듀얼코어, 쿼드코어, 옥타코어 및 헥사데카코어 프로세서에 대하여 MiBench 벤치마크를 입력으로 하여 모의실험을 수행하여 그 성능을 측정하였다. 또한, 비슷한 하드웨어 규모의 대칭적 임베디드 멀티코어 프로세서와 비교하여 성능의 우수성을 확인하였다.

• International Journal of Computer Science & Network Security
• /
• 제21권12spc호
• /
• pp.570-578
• /
• 2021

Recently, in the field of engineering and scientific and technical calculations, problems of mathematical modeling, real-time problems, there has been a tendency towards rejection of sequential solutions for single-processor computers. Almost all modern application packages created in the above areas are focused on a parallel or distributed computing environment. This is primarily due to the ever-increasing requirements for the reliability of the results obtained and the accuracy of calculations, and hence the multiply increasing volumes of processed data [2,17,41]. In addition, new methods and algorithms for solving problems appear, the implementation of which on single-processor systems would be simply impossible due to increased requirements for the performance of the computing system. The ubiquity of various types of parallel systems also plays a positive role in this process. Simultaneously with the growing demand for parallel programs and the proliferation of multiprocessor, multicore and cluster technologies, the development of parallel programs is becoming more and more urgent, since program users want to make the most of the capabilities of their modern computing equipment[14,39]. The high complexity of the development of parallel programs, which often does not allow the efficient use of the capabilities of high-performance computers, is a generally accepted fact[23,31].

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권10호
• /
• pp.337-342
• /
• 2015

이 논문에서는 소수 추출 방법인 Sieve of Eratosthenes 알고리즘을 병렬화하여 실행 시간과 에너지 소모 면에서 개선된 효과를 얻고자 실험을 진행하였다. 성능 개선을 위해 부하 균등화를 정교하게 조절하도록 파이프라인 작업 방식을 도입하였고, 멀티코어 컴퓨터 클러스터에 하이브리드 병렬 프로그래밍 모델을 활용하여 효과를 높였다. 소규모 컴퓨터 클러스터와 저전력 컴퓨터에서 구현, 실험한 결과 이전 방식보다 연산 속도가 향상되었고, 에너지 사용량도 감소함을 확인하였다.

• 디지털산업정보학회논문지
• /
• 제14권4호
• /
• pp.93-99
• /
• 2018

This paper presents an implementation method using NDK (Network Developer's Kit) of GNU (GNU is Not Unix) Radio and Multicore DSP (Digital Signal Processor) to implement LTE (Long Term Evolution) SDR (Software Defined Radio) Platform. In order to satisfy 1.4MHz, 3MHz, 5MHz and 10MHz of the bandwidth supported by LTE, USRP (Universal Software Radio Peripheral) X series which is an RF (Radio Frequency) transceiver of Ettus Research was used. To control this, GNU Radio which is an open source software radio toolkit was used. We also used NDK from TI (Texas Instruments) DSP to transfer data between USRP and DSP. Experimental results show throughput results according to each bandwidth, thus confirming the feasibility of implementing LTE SDR Platform using GNU Radio and NDK of TI DSP.

• 정보처리학회논문지A
• /
• 제19A권2호
• /
• pp.77-84
• /
• 2012

프로세서의 성능을 효율적으로 증가시키기 위한 기법 중 하나로 명령어 수준의 병렬성을 높이는 추론적 수행(Speculative execution)이 사용되고 있다. 추론적 수행 기법의 효율성을 결정하는 가장 중요한 핵심 요소는 분기 예측기의 정확도이다. 하지만, 높은 예측율을 보장하는 복잡한 구조의 분기 예측기를 최근 주목 받고 있는 3차원 구조 멀티코어 프로세서에 적용하는데 있어서는 발열 현상이 큰 장애요소가 될 것으로 예측된다. 본 논문에서는 3차원 구조 멀티코어 프로세서에서 발생할 수 있는 분기 예측기의 높은 발열 문제를 해결하기 위해 두 가지 기법을 제시하고, 이에 대한 효율성을 상세하게 분석하고자 한다. 첫번째 기법은 분기 예측기의 온도가 임계 온도 이상으로 올라가는 경우 분기 예측기의 동작을 일시적으로 정지시키는 동적 온도 관리 기법이고, 두번째 기법은 3차원 구조 멀티코어 프로세서의 각 층 별로 온도를 고려하여 서로 다른 복잡도를 지닌 분기 예측기를 차등 배치하는 기법이다. 두 가지 기법 중에서 복잡도를 고려한 차등 배치 기법은 평균 $87.69^{\circ}C$의 온도를 나타내는 반면, 동적 온도 관리 기법은 평균 $89.64^{\circ}C$의 온도를 나타내었다. 그리고, 각 층에서 발생하는 온도 변화율을 각 기법에 대하여 비교한 결과, 동적 온도 관리 기법의 온도 변화율은 평균 $17.62^{\circ}C$을 나타내었고 복잡도 차등 배치 기법의 온도 변화율은 평균 $11.17^{\circ}C$을 나타내었다. 이러한 온도 분석을 통하여 3차원 멀티코어 프로세서에서 분기 예측기의 온도를 제어하였을 경우, 복잡도 차등 배치 기법을 적용하는 것이 더 효율적임을 알 수 있다. 성능적인 측면을 분석한 결과, 동적 온도 관리 기법은 해당 기법을 적용하지 않았을 경우보다 평균 27.66%의 성능하락을 나타내었지만, 복잡도 차등 배치 기법은 평균 3.61%의 성능 하락만을 나타내었다.

• 정보과학회 컴퓨팅의 실제 논문지
• /
• 제20권9호
• /
• pp.519-524
• /
• 2014

독립적인 전자 장비들을 모듈화하여 하나로 통합한 시스템에 탑재되는 운영체제는 안정성 보장을 위해 파티셔닝 기술을 갖추어야 한다. 기존 운영체제에 파티셔닝 기술을 접목하기 위해서는 기존 스케줄러를 파티션 스케줄러로 확장해야한다. 특히 낮은 성능과 적은 메모리를 사용하는 우주용 시스템과 같은 임베디드 시스템에 적용하기 위해서는 스케줄러 확장시 성능적인 측면뿐만 아니라 메모리적인 측면도 고려해야한다. 본 논문에서는 파티션 비트맵을 이용한 메모리 효율적인 리눅스 파티션 스케줄러를 제안한다. 제안한 파티션 스케줄러는 구현시 적은 양의 메모리 공간을 요구하며 적은 파티션 전환 오버헤드가 발생한다. 또한 프로토타입을 LEON 4 프로세서 보드에 구현하였다. 성능평가를 통해 결과 정확성과 파티션 전환 오버헤드, 그리고 구현시 요구되는 메모리 공간 및 추가되는 소스코드의 양을 확인하였다.

• 한국시뮬레이션학회논문지
• /
• 제21권2호
• /
• pp.31-39
• /
• 2012

시뮬레이션 프레임워크는 시뮬레이션 응용 프로그램의 개발을 지원하는 기반 소프트웨어이다. 본 논문은 공학용 프로그래밍 언어로 광범위하게 사용되는 매트랩을 이용하여 개발된 이산사건시뮬레이션 프레임워크의 개발 과정을 기술하고 있다. 매트랩 객체지향프로그래밍을 토대로 새롭게 개발된 프레임워크는 매트랩 언어의 편리성과 이산사건시뮬레이션 형식론(DEVS: Discrete EVent System Specification Formalism)이 가지는 뛰어난 개발 방법론을 결합시킴으로써 무기체계 교전 시뮬레이션 프로그램 개발에서 요구되는 생산성, 유연성, 확장성을 제공한다. 더불어 매트랩의 병렬컴퓨팅 기술을 적용한 배치(Batch) 시뮬레이션 기능을 제공함으로써 몬테카를로 시뮬레이션 수행시 컴퓨터 환경에서 지원되는 CPU 코어의 수에 비례하여 응용 프로그램의 연산성능을 향상시킨다.

• 디지털산업정보학회논문지
• /
• 제14권4호
• /
• pp.79-85
• /
• 2018

This paper presents an implementation method of Long Term Evolution-Advanced (LTE-A) Physical Downlink Shared Channel (PDSCH) decoder using a general-purpose multicore Digital Signal Processor (DSP), TMS320C6670. Although the DSP provides some useful coprocessors such as turbo decoder, fast Fourier transformer, Viterbi Coprocessor, Bit Rate Coprocessor etc., it is specific to the base station platform implementation not the mobile terminal platform implementation. This paper shows an implementation method of the LTE-A PDSCH decoder using programmable DSP cores as well as the coprocessors of Fast Fourier Transformer and turbo decoder. First, it uses the coprocessor supported by the TMS320C6670, which can be used for PDSCH implementation. Second, we propose a core programming method using DSP optimization method for block diagram of PDSCH that can not use coprocessor. Through the implementation, we have verified a real-time decoding feasibility for the LTE-A downlink physical channel using test vectors which have been generated from LTE-A Reference Measurement Channel (RMC) Waveform R.6.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 추계학술발표대회
• /
• pp.180-183
• /
• 2013

근래의 프로세서는 하나의 다이 위에 여러 개의 코어를 배치한 멀티코어 형태를 띠고 있다. 최근에는 프로세서의 에너지 소비량을 줄이기 위해 비대칭 멀티코어를 활용하여 동일한 성능을 유지하며 소비전력을 낮추는 방법에 대한 연구가 활발히 진행되고 있다. 비대칭 멀티코어의 장점을 최대한 활용하기 위해서는 대칭형 멀티코어와는 달리 실행해야 할 프로세스와 상이한 코어간의 작동 특성을 고려해야 한다. 본 논문에서는 전력 소비 효율 향상을 위해 프로세스 스케줄링 알고리즘에 하이브리드 인공지능 기술인 Adaptive Neuro Fuzzy Inference System (ANFIS)를 적용하여 각 프로세스에 적합한 코어를 찾아 할당하는 방법을 제안한다. 시뮬레이션 결과 제안하는 프로세스 스케줄러는 리눅스의 CFS 대비 평균 35.4% 낮은 Energy Delay Product (EDP)를 보였으며 이를 통해 하이브리드 인공지능을 적용한 프로세스 스케줄링 알고리즘의 유효성을 입증하였다.

• 한국컴퓨터정보학회논문지
• /
• 제16권7호
• /
• pp.1-11
• /
• 2011

사용자들의 높은 요구 사항을 만족시키는 컴퓨팅 시스템을 개발하기 위해 프로세서의 성능을 향상시키기 위한 연구는 지속적으로 진행되어 왔다. 공정 기술 발달을 비롯한 다양한 기술 발전을 통하여 프로세서의 성능은 비약적으로 발전하였으나 그 이면에는 새로운 문제들이 발생하게 되었다. 그 중에서, 최근 들어 주된 문제점 중 하나로 인식되고 있는 열섬 현상은 칩의 신뢰성에 심각한 영향을 미치기 때문에 프로세서 설계 시 성능, 전력 효율성과 함께 반드시 고려되어야 한다. 과거에는 기계적인 냉각 기법으로 프로세서의 온도를 효과적으로 제어할 수 있었지만, 최근에는 프로세서의 성능이 높아져 발생되는 온도가 높아 냉각 비용이 급속히 증가하고 있다. 이로 인해, 최근의 온도 제어 연구는 기계적인 냉각 기법보다는 구조적 기법을 통한 온도 제어에 더욱 집중되는 추세를 보이고 있다. 하지만, 구조적 기법을 통해 온도를 제어하는 방안은 프로세서의 온도를 낮추는 데에는 효율적이지만 이를 위해 성능을 희생한다는 단점이 존재한다. 따라서, 기계적 냉각 기법을 통해 프로세서의 온도를 효율적으로 제어할 수 있다면, 성능 저하가 발생되는 구조적 기법을 통한 온도 제어기법의 사용 빈도가 줄어 그 만큼 성능이 향상될 수 있을 것으로 기대된다. 본 논문에서는 고성능 멀티코어 프로세서에서 발생하는 온도를 기계적인 냉각 기법이 얼마나 효율적으로 제어할 수 있는지를 상세하게 분석해 보고자 한다. 공랭식 냉각기와 수랭식 냉각기를 이용하여 다양한 실험을 수행한 결과, 공랭식 냉각기와 비교하여 수랭식 냉각기가 온도를 효과적으로 제어하는 반면에 전력 소모가 더 많음을 확인할 수 있다. 특히, 1W의 전력을 통해 낮출 수 있는 온도를 분석해 보면 공랭식에 비해서 수랭식이 더 효율적임을 알 수 있으며, 수랭식 냉각기의 경우에는 냉각 단계가 냉각 효율은 오히려 감소하게 됨을 확인할 수 있다. 실험 결과를 바탕으로 온도에 따라 적절하게 기계적 냉각 기법을 활용한다면 프로세서의 온도를 더욱 효과적으로 제어할 수 있을 것으로 기대된다.