• 한국수자원학회논문집
• /
• 제38권8호
• /
• pp.691-698
• /
• 2005

본 연구에서는 정체수역으로 방류되는 수평병합부력제트에 대한 실험을 수행하여, 평민제트의 고유한 특징으로만 알려져 왔던 진동운동에 대해 구명하고자 하였다. 연구결과, 진동운동은 병합부력제트에서도 확인되었으며, 특히 병합천이역 시점에서부터 관찰되었다. 흐름의 국부적인 특성치와 진동운동을 야기하는 와의 통과빈도와의 관계를 나타내는 Strouhal수는 병합천이역에서 변화하여 병합이 완전히 이루어진 후에는 일정한 값으로 수렴하는 것으로 관측되었다. 평면제트에 대해서 구해진 진동운동의 특성이 병합천이역과 국부흐름특성치의 변화를 고려할 경우, 병합부력제트의 진동운동도 나타낼 수 있음을 알 수 있었다.

• 대한교통학회지
• /
• 제25권2호
• /
• pp.73-81
• /
• 2007

본 연구는 개별차량에 대한 미시적 분석이 가능한 고속도로의 실제 항공사진자료를 분석함으로써 고속도로-연결로 접속부를 포함한 합류구간의 교통류 특성을 차로별로 미시적으로 분석하여 기존 연구결과에서 찾아내지 못한 차로별 상호영향에 대한 기초연구를 수행함을 목적으로 한다. 본 연구에서는 고속도로-연결로 접속부에서 수집한 항공사진 원시 자료를 Matlab 프로그램을 사용하여 차로별 30초 단위의 교통량, 속도, 밀도자료를 생성하였고, 또한, 미시적 분석을 위하여 개별차량 차두시간(headway) 데이터를 차로별로 생성하였다. 연구수행 내용으로는 개별차로에 따른 속도, 점유율, 교통량, 차두시간 변화추이를 각각의 차로별로 비교하여 차로특성을 분석하였고 연결로 진입교통량으로 인한 본선 교통류의 정체과정을 분석하였고, 시간과 거리에 따른 시공간도를 작성하여 합류구간 교통류 특성에 대해 해석해보았다. 전체구간을 3개의 지점(합류전, 합류, 합류후)으로 구분하여 차로별 교통류 전이과정을 분석하였으며, 합류구간을 50ft지점으로 세분화하여 교통와해(breakdown)가 발생되는 정확한 위치를 찾아내어 교통류 전파과정을 면밀히 관찰하였다. 본 연구는 혼잡교통류 상태의 연결로 교통류와 본선 교통류간의 관계에 대한 미시적 분석을 수행하여 교통와해현상에 대한 정밀한 분석과 합류구간의 교통와해에 대한 다양한 분석방법을 제시하였으며, 이는 교통와해의 동적변화로 인한 고속도로 동적용량 결정을 할 수 있는 기초이론을 제공한다는 데에 의의가 있다.

• 천문학논총
• /
• 제27권4호
• /
• pp.331-334
• /
• 2012

We investigate the role of galaxy environment in the evolution of individual galaxies through the AKARI observations of the merging galaxy cluster A2255. MIR diagnostics using N3-S11 colors are adopted to select star-forming galaxies and galaxies in transition between star-forming galaxies and quiescent galaxies. We do not find particular enhancement of star formation rates as a function of galaxy environment, reflected in cluster-centric distance and local surface density of galaxies. Instead, the locations of intermediate MIR-excess galaxies (-1.2 < N3 - S11 < 0.2) show that star-forming galaxies are transformed into passive galaxies in the substructures of A2255, where the local surface density of galaxies is relatively high.

• 한국음향학회지
• /
• 제13권1호
• /
• pp.14-23
• /
• 1994

본 논문에서는 한국어 음성인식에 적합한 음성 인식 단위에 대해서 연구하였다. 좋은 음성 인식 시스템을 구현하기 위해서는 발음된 음성내의 조음화현상을 처리할 수 있는 인식단위를 선택해야만 한다. 따라서 음소보다 개념적으로 확대된 인식단위가 필요하게 되는데, diphone은 음소간의 전이영역을 modeling하기때문에 좋은 인식 단위가 될 수 있다. Diphone을 인식 단위로 할 경우에 안정적인 음소영역을 diphone사이에 삽입할 수도 있다. 7명의 남성화자가 발음한 74단어로 구성된 고립단어 인식 실험결과 diphone을 2-state HMM으로, 터짐소리 `ㅂ',`ㄷ','ㄱ'와 묵음을 제외한 음소에 대해서 1-state HMM으로 나타냈을 때 가장 높은 인식률을 보였다. 이때 드물게 발생하는 diphone들을 하나의 단위로 merging했을 때 인식률이 $93.98\%$에서 $96.29\%$로 향상되었다. 또한 merging된 diphone과 제안한 국소보간법 (local interpolation technique)을 사용함으로써 $97.22\%$까지 인식률이 향상되었다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제35권12호
• /
• pp.753-763
• /
• 2008

UCC(User Created Contents)의 급격한 증가에 따라 저작권 문제도 크게 대두되고 있다. 자동 로고 인식은 이러한 저작권 문제를 해결하기 위한 효율적인 방법이다. 로고는 다양한 특징을 가지고 있고, 이러한 특징들은 로고 검출과 인식을 어렵게 한다. 특히, 비디오 내에 빈번한 로고 전이가 일어날 경우, 정확한 로고 인식과 로고 기반 분할이 어렵다. 따라서 본 논문에서는 디지털 비디오에서 로고 인식을 위한 정확한 전이 검출 방법과 다양한 로고 타입 인식 방법을 제안한다. 제안한 로고 검출과 로고에 따른 비디오 분할을 이용하여 다양한 비디오에 대한 좋은 실험 결과를 얻을 수 있었다.

• 대한기계학회논문집B
• /
• 제25권6호
• /
• pp.786-798
• /
• 2001

This paper describes the phenomena of wake-induced transition of the boundary layers on a NACA0012 airfoil using measured phase-averaged data. Especially, the phase-averaged wall shear stresses are reasonably evaluated using the principle of Computational Preston Tube Method. Due to the passing wake, the turbulent patch is generated in the laminar boundary layer on the airfoil and the boundary layer becomes temporarily transitional. The patches propagate downstream with less speed than free-stream velocity and merge with each other at further down stream station, and the boundary layer becomes more transitional. The generation of turbulent patch at the leading edge of the airfoil mainly depends on velocity defects and turbulent intensity profiles of passing wakes. However, the growth and merging of turbulent patches depend on local streamwise pressure gradients as well as characteristics of turbulent patches. In this transition process, the present experimental data show very similar features to the previous numerical and experimental studies. It is confirmed that the two phase-averaged mean velocity dips appear in the outer region of transitional boundary layer for each passing cycle. Relatively high values of the phase-averaged turbulent fluctuations in the outer region indicate the possibility that breakdown occurs in the outer layer not near the wall.

• 정보처리학회논문지A
• /
• 제9A권1호
• /
• pp.61-74
• /
• 2002

본 논문에서는 시간 제한 조건을 가진 자유 선택 신호 전이 그래프로부터 비동기 회로를 합성하는 방법을 기술한다. 이 방법에서는 상태 그래프를 생성하지 않고 신호 전이 그래프로부터 직접 신호 전이들간의 관계를 구하여 비동기 회로를 합성한다. 본 논문의 합성 방법에서는 자유 선택 신호 전이 그래프를 선택 행위가 없는 결정성 신호 전이 그래프에 대하여 타이밍 분석을 수행하여 임의의 두 신호 전이 사이의 시간 제약 병렬 관계와 시간 제약 인과 관계를 구한다. 다음에는 이 관계들을 이용하여 각 결정성 신호 전이 그래프에 대한 합성을 수행하고 그 결과를 합병함으로써 전체 회로를 합성한다. 실험 결과에 의하면 본 논문에서 제안한 합성 방법은 상태 공간이 큰 회로에 대하여 현저하게 합성시간을 단축시킬 수 있을 뿐 만 아니라 기존의 상태 그래프 기반 합성 방법과 비교하여 거의 같은 면적의 회로를 합성한다.

• Journal of information and communication convergence engineering
• /
• 제5권2호
• /
• pp.131-135
• /
• 2007

In this paper, The proposed algorithm consists of three steps. In the first step, TD(Transition Density) calculation has to be performed. a CLB-based CPLD low-power technology mapping algorithm considered a Trade-off is proposed. To perform low-power technology mapping for CPLDs, a given Boolean network has to be represented in a DAG. Total power consumption is obtained by calculating the switching activity of each node in a DAG. In the second step, the feasible clusters are generated by considering the following conditions: the number of inputs and outputs, the number of OR terms for CLB within a CPLD. The common node cluster merging method, the node separation method, and the node duplication method are used to produce the feasible clusters. In the final step, low-power technology mapping based on the CLBs packs the feasible clusters. The proposed algorithm is examined using SIS benchmarks. When the number of OR terms is five, the experiment results show that power consumption is reduced by 30.73% compared with TEMPLA, and by 17.11 % compared with PLA mapping.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.1165-1168
• /
• 2003

In this paper, a CLB-based CPLD low-power technology mapping algorithm is proposed. To perform low power technology mapping for CPLD, a given Boolean network have to be represented to DAG. The proposed algorithm are consist of three step. In the first step, TD(Transition Density) calculation have to be performed. In the second step, the feasible clusters are generated by considering the following conditions: the number of output, the number of input and the number of OR-terms for CLB(Common Logic Block) within a CPLD. The common node cluster merging method, the node separation method, and the node duplication method are used to produce the feasible clusters. In the final step, low power technology mapping based on the CLBs is packing the feasible clusters into the several proper CLBs. Therefore the proposed algorithm is proved an efficient algorithm for a low power CPLD technology mapping.

• Journal of information and communication convergence engineering
• /
• 제5권1호
• /
• pp.59-63
• /
• 2007

In this paper, a CLB-based CPLD low-power technology mapping algorithm considered a Trade-off is proposed. To perform low-power technology mapping for CPLDs, a given Boolean network has to be represented in a DAG. The proposed algorithm consists of three steps. In the first step, TD(Transition Density) calculation has to be performed. Total power consumption is obtained by calculating the switching activity of each node in a DAG. In the second step, the feasible clusters are generated by considering the following conditions: the number of inputs and outputs, the number of OR terms for CLB within a CPLD. The common node cluster merging method, the node separation method, and the node duplication method are used to produce the feasible clusters. In the final step, low-power technology mapping based on the CLBs packs the feasible clusters. The proposed algorithm is examined using SIS benchmarks. When the number of OR terms is five, the experiment results show that power consumption is reduced by 30.73% compared with TEMPLA, and by 17.11 % compared with PLA mapping.