• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권2호
• /
• pp.113-119
• /
• 2000

본 논문에서는 주기억장치 데이타베이스의 특성을 반영하여 시간제약조건을 처리할 수 있는 실시간 주기억장치 데이타베이스시스템을 위한 질의 처리기를 설계하고 구현한다. 제안된 질의 처리기는 메타 데이타베이스를 이용하여 시간제약을 갖는 실시간 데이타를 유지 관리한다. 응용 프로그램의 작성을 위해서 CLI를 지원하고 있으며, 이를 확장한 확장 CLI와 저장 CLI를 지원하여 확장 CLI를 이용하여 실시간 트랜잭션의 정보를 CLI를 사용으로 표현할 수 있도록 하였고, 빈번하게 수행되는 트랜잭션을 지원하기 위해 저장 CLI를 지원한다. 제안된 질의 처리기는 주기억장치 실시간 데이타베이스 관리시스템의 질의처리기로 구현하였으며, 성능평가를 통해서 시스템의 질의처리 능력과 실시간 데이타의 효율적인 관리를 통해서 종료시한을 만족하는 실시간 트랜잭션의 비율이 증가됨을 보였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권1호
• /
• pp.71-75
• /
• 2008

현재 많은 센서 운영체제에서는 메모리 제약 때문에 스레드 스택을 공유한다. 하지만 대부분의 대상 플랫폼에서는 MMU가 없어서 하드웨어적으로 스택 보호가 이루어지기 어렵다. 이러한 문제를 해결하기 위해 바이너리코드에 스택 보호 기능을 가진 래퍼 함수를 추가하고 바이너리 코드 안에 존재하는 스택 연산 명령어들을 스택 보호 기능을 가진 래퍼 함수호출로 바꾸어준다. 이때 스택 영역에 접근하는 명령어들과 스택 관리 모듈로의 분기 명령어간의 명령어 길이 차이에 의한 명령어 밀림현상이 발생한다. 이러한 문제를 해결하기 위해 본 논문에서는 밀림현상을 발생시키지 않고 임의의 명령어를 추가된 임의의 모듈을 호출하는 알고리즘을 제안하였다. 이 알고리즘은 제한된 도달 범위를 가지는 분기명령어를 반복적으로 사용하여 명령어 밀림현상 없이 추가된 임의의 모듈에 도달하게 한다. 본 논문에서 제안한 알고리즘은 센서 노드의 소프트웨어 보안 패치와 소프트웨어적 유지 보수를 용이하게 할 것이다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제10권2호
• /
• pp.53-58
• /
• 2021

본 논문에서는 제어 입력이 있는 이산 시간 상태 공간 모델에 대한 유한기억구조(Finite Memory Structure, FMS) 스무딩 필터(Smoothing filter)를 개발한다. FMS 스무딩 필터는 가장 최근 윈도우의 유한 관측값과 제어 입력값만을 이용하여 비편향성 제약조건하에서 최소 분산 성능 지표의 최적화 문제를 직접 해결함으로써 얻어진다. FMS 스무딩 필터는 비편향성(Unbiasedness), 무진동성(Deadbeat) 및 시불변성(Time-invariance)과 같은 내재적으로 좋은 특성을 갖는다. 또한, 관측값과 추정값이 구해지는 시간 사이의 지연 길이에 따라 FMS 스무딩 필터는 기존의 FMS 필터들과 동등함을 보인다. 마지막으로, 컴퓨터 시뮬레이션을 통해 제안된 FMS 스무딩 필터의 내재적인 강인성(Robustness)을 검증하기 위해 일시적인 모델 불확실성을 가진 시스템에 FMS 스무딩 필터를 적용해본다. 시뮬레이션 결과를 통해 제안된 FMS 스무딩 필터가 기존의 FMS 필터와 칼만(Kalman) 필터보다 우수할 수 있음을 보여준다.

• 한국정보통신학회논문지
• /
• 제5권1호
• /
• pp.61-66
• /
• 2001

다중 반송파방식 무선 LAN에서는 오류정정을 위해 구속장(constraint length : K)이 7인 64-state 길쌈부호를 사용하며, 복호기로 비터비 복호기를 사용한다. 비터비 복호기의 동작속도로는 24 Mbps의 입력 데이터에 대해 12MHz 이상의 처리속도를 가져야한다. 이와 같이 고속의 비터비 부호기를 설계하기 위해서는 일반적으로 32조의 병렬 나비구조 ACS를 갖도록 한다. 병렬 나비구조 ACS를 갖는 비터비 복호기를 설계할 경우 단일 ACS 구조에 비해 상태 메트릭 메모리(state-metric memory), 역추적 메모리(trace back memory)를 관리하는 복잡한 제어회로가 필요하지 않다. 그러나 많은 ACS을 사용함으로 하드웨어의 복잡도가 증가하게 된다. 이에 대해, 본 연구에서는 모든 상태에서 코드워드를 발생시키는 별개의 회로를 단순한 연산으로 대체하며, ACS 기능을 위해 고속 저 전력 시스템에 용이한 새로운 가지값(branch metric)계산방법을 개발하여 적용한다. 그리고 역추적 과정 시 고속 저 전력동작을 위해 one-pointer방법을 채용하여 전체적으로 저 전력 비터비 복호기를 설계한다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1995년도 하계학술대회 논문집 B
• /
• pp.874-876
• /
• 1995

Force and compliance control has been used in the control of legged walking vehicles to achieve superior terrain adaptability on rough terrains. The compliance control requires distribution of the vehicle load over the supporting legs. However, the constraint equations for ground reaction forces of supporting legs are generally underdetermined, allowing an infinite number of solutions. Thus, it is possible to apply an optimization criteria in solving the force setpoint problem. It has been observed that the previous force setpoint optimization methods sometimes cause a system stability problem and/or the load distribution among supporting legs is not well balanced due to a memory effect on the solution trajectory, This paper presents an iterative force setpoint method to solve this problem using an interpolation technique. By simulation it was shown that an excessive load unbalance among supporting legs and the memory effect in the force trajectory are alleviated much with the proposed method.

• 한국콘텐츠학회논문지
• /
• 제12권3호
• /
• pp.77-83
• /
• 2012

웨이블릿 방식의 비디오 압축에서 과도한 메모리 요구 사항을 감소시키기 위해 본 논문은 저 복잡도의 임베디드 압축(Embedded Compression : EC) 알고리즘을 적용한다. 본 논문의 EC 알고리즘은 화질 열화가 거의 무손실에 가깝도록 하기 위해 고정 압축률 50%를 사용한다. 본 논문의 EC 기법을 통해 EC가 적용되지 않은 웨이블릿 비디오 인코더와 비교하여 이산 웨이블릿 변환 과정에서 발생하는 임시적인 저주파 웨이블릿 계수들의 메모리의 접근과 크기를 50%로 줄일 수 있다. 또한, 포워드 적응형 양자화(FAQ)와 고정 길이 코드 기반의 EC 알고리즘은 웨이블릿과 SPHIT(Set Partitioning in Hierarchical Trees) 사이의 버퍼의 크기와 대역폭을 50%까지 절약할 수 있다. 시뮬레이션 결과를 통해, 비디오 코더의 목표 비트율이 1 과 0.5 bpp 인 경우에 본 논문에서 적용한 EC 알고리즘에 의한 평균적인 PSNR 저하가 각각 0.179와 0.162 dB 임을 알 수 있다.

• 정보처리학회논문지A
• /
• 제8A권3호
• /
• pp.269-278
• /
• 2001

자동배선 시스템의 배선영역 모델링 방법은 그리드와 논 그리드 방식을 사용하고 있다. 그리드 방식은 PCB상에 전기적, 물리적 요소들이 적다 할지라도 보드와 그리드의 크기에 제약을 받기 때문에 자동배선 속도를 감소시키는 단점을 가지고 있다. 따라서 메모리 용량을 증가 시키게 된다. 논 그리드 방식(Shape based type)은 영역처리 방식을 사용하며, 배선영역에서 그리드 방식보다 44.2% 메모리 감소효과가 있다. 따라서 Via 수는 55.5%의 감소 효곽가 있으며, 총 배선 시간도 기존 PCB시스템보다 83.3% 향상되었다. 본 논문에서는 단일 원점에서 여러 목적지에 가장 빠르게 도달 할 수 있고 최단 경로 문제를 해결하는 auction 알고리즘을 적용한 Shape based 방식에 의하여 메모리 낭비 없이 빠른 속도로 자동 배선할 수 있는 PCB 자동 배선 시스템을 개발하였다. 또한 본 시스템은 IBM Pentium 컴퓨터 Windows 환경에서 Visual C++언어로 개발하였으며 다른 PC 와도 호환성을 가질수 있도록 개발 하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.431-434
• /
• 2004

In this paper we present about implementation of channel coder and Viterbi decoder for Mobile communication & IEEE 802.11a Wireless LAN. In the IEEE 802.11a Wireless LAN decoding provided that Viterbi algorithm and convolutional encoder by constraint k=7, ($133_8,\;171_8$) for channel error correction. This Paper presents a novel survivor memory management and decoding techniques with sequential backward state transition control in the trace-back Viterbi decoder, In order to verification we provide to the examples of circuit design and decoding results.

• 대한임베디드공학회논문지
• /
• 제12권6호
• /
• pp.369-375
• /
• 2017

In this paper, we present a self-adaptive software platform that enables an IoT gateway to perform autonomous operation considering IoT devices connected each other in resource-constrained environments. Based on the oneM2M device software platform publicly available, we have designed an additional part, called SAS (self-adaptive software) consisting of MAM (memory-aware module), NAM (network-aware module), BAM (battery-aware module), DAM (data-aware module), and DH (decision handler). A prototype system is implemented to show the feasibility of the proposed self-adaptive software architecture. Our proposed system demonstrates that it can adaptively adjust the operation of gateway and connected devices to their resource conditions under the desired service scenarios.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2014년도 추계학술대회
• /
• pp.10-11
• /
• 2014

In a 2-dimensional (2D) Discrete Cosine Transform (DCT) hardware, a significant fraction of the total hardware area is contributed by the combinational logic used to perform 1-dimensional (2D) transform. The size of the non-combinational logic i.e. the transpose memory is dictated by the size of the largest transform supported. Hence, the optimization of hardware area is performed mainly for 1D-transform combinational logic. This paper demonstrates the use of Multiple Constant Multiplication (MCM) algorithm to reduce the combinational logic area. Partial optimizations are also described for the cases where the direct use of MCM algorithm doesn't meet the timing constraint. Experimental results show that 46% improvement in gate count is achieved for 32 point 1D DCT transform logic after using MCM optimization.