통합 검색 | Korea Science

문홍진;배성환
- 한국음향학회지
- /
- 제18권3호
- /
- pp.43-48
- /
- 1999
IDDQ 테스트는 CMOS 소자로 구성된 회로에서 기능 테스트로는 검출할 수 없는 결함을 찾아내어 회로의 신뢰성을 높여주는 전류테스트 방식이다. 본 논문에서는 IDDQ 테스트를 테스트 대상 칩 내에서 수행할 수 있는 내장전류감지(Built-In Current Sensor : BICS)회로를 설계하였다. 이 회로는 메모리의 IDDQ 테스트를 수행할 수 있도록 설계되었으며, 적은 트랜지스터를 사용하여 빠른 시간 내에 테스트를 수행할 수 있도록 구현하였다.
PDF

양성현
- 한국컴퓨터산업학회논문지
- /
- 제6권2호
- /
- pp.295-304
- /
- 2005
본 논문에서는 워드지향 메모리 내에서 셀 사이의 커플링 결함을 검출하기 위한 고갈 테스트 발생(exhaustive test generation) 문제를 연구하였다. 셀 사이의 거플링 결함 모델에 따르면 n 워드를 갖는 메모리 내에서 w-비트 메모리 내용 또는 내용의 변화는 메모리 내의 s-1 워드 내용에 따라 영향을 받는다. 이때 검사 패턴 구성을 위한 최적의 상호작용 방법을 제안 하였으며, 제안한 검사 결과의 체계적인 구조는 간단한 BIST로 구현하였다.
PDF

홍윤식
- 한국정보처리학회논문지
- /
- 제5권9호
- /
- pp.2395-2403
- /
- 1998
메모리 할당은 두 개의 독립적인 목표가 있다. 즉, 메모리 개수를 최소화하는 것과 한 개의 메모리 내의 레지스터(즉 단어)수를 최소화시키는 것이다. 우리의 관심은 메모리 할당시 이들 바인딩이 일어나는 순서에 있다. 바인딩이 일어나는 순서를 변경하여 세 가지의 전혀 다른 메모리 할당 알고리즘을 만들고 이들을 분석하였다. 실험 결과 경험적 비용 함수를 도입하여 부분 작업을 동시에 실행시켰을 때 메모리 면적을 최대 20%까지 줄일 수 있음을 확인하였다.
PDF