• 제목/요약/키워드: limiting amplifier

검색결과 33건 처리시간 0.026초

자기 베어링 기술을 이용한 유도형 변위센서 개발 (Development of an Inductive Position Sensor Using Magnetic Bearing Technology)

  • 노명규;박병철;노승국;경진호;박종권
    • 한국정밀공학회지
    • /
    • 제21권4호
    • /
    • pp.72-78
    • /
    • 2004
  • In this paper, a development of an inductive position sensor is described. The sensor is similar to a radial magnetic bearing in that the sensor stator is shaped like a heteropolar magnetic bearing and is driven by a switching amplifier. A demodulation filter extracts the gap information from the switching current ripples. A prototype sensor exhibits the resolution of $0.43\mum$ and the dynamic bandwidth of about 800Hz. The dynamic performance can be improved by increasing the switching frequency. However, the eddy current effects become noticeable at high switching frequency, thus limiting the improvement of the bandwidth.

고속 신호처리를 위한 3-Stage 연산증폭기 설계 (The Three-Stage Operational Amplifier Design for High Speed Signal Processing)

  • 김동용;조성익;김석;방준호
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 1990년도 하계학술대회 논문집
    • /
    • pp.521-524
    • /
    • 1990
  • There is an increasing interest in high-speed signal processing in modern telecommunication and consumer electronics applications. HDTV, ISDN. A limiting factor in Op-Amp based analog integrated circuits is the limited useful frequency range. This research program will develop a new CMOS Op-Amp architecture with improved gainband width product. The new design CMOS Op-Amp will achieve up to 100MHz unity gainband width with a 1.5-micron design rule.

  • PDF

1.2V 전원전압용 RGC 입력단을 갖는 5-Gb/s CMOS 광 수신기 (A 5-Gb/s CMOS Optical Receiver with Regulated-Cascode Input Stage for 1.2V Supply)

  • 탁지영;김혜원;신지혜;이진주;박성민
    • 대한전자공학회논문지SD
    • /
    • 제49권3호
    • /
    • pp.15-20
    • /
    • 2012
  • 본 논문에서는 $0.13{\mu}m$ CMOS 공정을 이용하여 초고속 디지털 인터페이스 응용을 위한 5-Gb/s 광 수신기를 구현하였다. 전치증폭기인 TIA 내에는 낮은 전원전압에서도 동작이 가능한 개선된 RGC 입력구조를 사용하였고, 리미팅 증폭기 내에서는 interleaving 능동피드백 기법 및 소스 디제너레이션 기법을 활용하였다. 이로써, 제안한 광 수신기의 칩 측정결과, $72dB{\Omega}$ 트랜스임피던스 이득, 4.7GHz 대역폭, 및 400mVpp 차동 출력전압 스윙레벨을 얻었다. 또한, 단일 1.2V 전원전압에서 66mW의 낮은 전력을 소모하며, 칩 면적은 $1.6{\times}0.8mm^2$ 이다.

Current Mode Signaling 방법을 이용한 $0.18{\mu}m$ CMOS 3.2-Gb/s 4-PAM Serial Link Receiver (A $0.18{\mu}m$ CMOS 3.2-Gb/s 4-PAM Serial Link Receiver Using Current Mode Signaling)

  • 이정준;정지경;범진욱;정영한
    • 대한전자공학회논문지SD
    • /
    • 제46권10호
    • /
    • pp.79-85
    • /
    • 2009
  • 본 논문은 $0.18{\mu}m$ CMOS 공정을 이용하여 3.2 Gb/s serial link receiver를 설계하였다. High-speed links의 performance를 제한하는 가장 큰 요소는 transmission channel bandwidth, timing uncertainty가 있다. 이러한 문제점을 해결하기 위한 방법으로 multi-level signaling(4-PAM)을 이용하였다. 추가적으로 전송속도를 높이고 BER를 낮추기 위한 방법으로 current-mode amplifier, CML sampling latch를 사용하였다. 4-PAM receiver의 최대 데이터 전송속도는 3.2 Gb/s이다. BER은 $1.0{\times}10^{-12}$ 이하이며 chip size는 $0.5\;{\times}\;0.6\;mm^2$이고 1.8 V supply voltage에서 49mA current를 소모한다.

Independent-Gate-Mode Double-Gate MOSFET을 이용한 Optical Receiver 설계 (Design of Optical Receiver Using Independent-Gate-Mode Double-Gate MOSFETs)

  • 김유진;정나래;박성민;신형순
    • 대한전자공학회논문지SD
    • /
    • 제47권8호
    • /
    • pp.13-22
    • /
    • 2010
  • Independent-Gate-Mode Double-Gate(IGM-DG) MOSFET은 기존의 bulk-MOSFET에 비해 향상된 채널 제어능력을 가지며, front-게이트와 back-게이트를 서로 다른 전압으로 구동가능하다는 이점을 가진다. 따라서, 이를 이용한 회로설계는 4-terminal의 자유도를 이용함으로써 회로성능의 향상 뿐 아니라 집적도 향상을 기대할 수 있다. 본 논문에서는 IGM-DG MOSFET의 장점을 이용하여 TIA, feedforward LA, 및 OB로 구성된 15Gb/s 광수신기를 설계하고, HSPICE 시뮬레이션을 통한 회로성능 검증 및 외부환경과 소자의 특성변화에 따른 안정성을 검증하였다.

배열형 가변 부호기/복호기와 이중 하드 리미터를 적용한 2-D OCDMA시스템 제안 및 구현 (Proposal and Implementation of 2-D OCDMA System with Reconfigurable Array Encoder/Decoder and Double Hard Limiters)

  • 김진석;김범주;권순영;박종대
    • 한국통신학회논문지
    • /
    • 제29권7A호
    • /
    • pp.705-711
    • /
    • 2004
  • 본 논문에서는 광 부호분할다중접속(OCDMA) 시스템 구현을 위해 각 가입자의 시간ㆍ파장영역의 2차원 부호 할당과 변경이 가능하고 다중 사용자의 암호화된 데이터의 동시 전송과 모든 수신 노드에서 복원이 가능한 배열형 가변 부호기/복호기(RAE/RAD)를 갖는 OCDMA구조를 제안하였다. 수신노드에서 부호화된 데이터의 레벨을 일정하게 제한하는 1차 하드리미터의 기능을 제한증폭기를 사용하여 구현하였고, 부호화된 데이터의 위치 검출 및 복원을 위한 2차 하드리미터의 기능을 AND 검출기를 사용하여 이중 하드리미터(Double Hard Limiter)를 최초로 구현하였다. FPGA와 4개의 서로 다른 파장을 갖는 DFB-LD를 부호다중화된 16채널의 신호중에서 특정 채널의 신호를 복원하는 실험을 성공적으로 수행하였다. 1-D OCDMA 시스템에서의 채널 증가에 따른 부호길이 증가문제를 시간과 파장 영역의 2차원 부호다중화를 사용함으로써 개선하였고, 채널 증가에 따른 MAI로 인한 기존의 문턱값 검출기의 식별력(Autocorrelation peak-to-sideloobe ratio) 저하와 비트 오류 문제를 제한증폭기와 AND 검출기를 갖는 이중 하드리미터를 적용하여 개선하였다.

A 1.5 Gbps Transceiver Chipset in 0.13-μm CMOS for Serial Digital Interface

  • Lee, Kyungmin;Kim, Seung-Hoon;Park, Sung Min
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제17권4호
    • /
    • pp.552-560
    • /
    • 2017
  • This paper presents a transceiver chipset realized in a $0.13-{\mu}m$ CMOS technology for serial digital interface of video data transmission, which compensates the electrical cable loss of 45 dB in maximum at 1.5 Gbps. For the purpose, the TX equips pre-emphasis in the main driver by utilizing a D-FF with clocks generated from a wide-range tuning PLL. In RX, two-stage continuous-time linear equalizers and a limiting amplifier are exploited as a front-end followed by a 1/8-rate CDR to retime the data with inherent 1:8 demultiplexing function. Measured results demonstrate data recovery from 270 Mbps to 1.5 Gbps. The TX consumes 104 mW from 1.2/3.3-V supplies and occupies the area of $1.485mm^2$, whereas the RX dissipate 133 mW from a 1.2-V supply and occupies the area of $1.44mm^2$.

NLF를 이용한 광대역 PCS용 CE-OQPSK의 설계 및 제작 (The Design and Implementation of CE-OQPSK using NLF for Wideband PCS)

  • 방성일;장홍주
    • 전기전자학회논문지
    • /
    • 제1권1호
    • /
    • pp.164-175
    • /
    • 1997
  • 본 논문에서는 PSK 를 비선형증폭기에 적용하여 전력효율을 개선하고자 등포락선을 갖는 CE-OQPSK 를 설계하였다. 이의 실현을 위해서 비교적 전력소모가 적은 ROM 과 D/A 변환기를 사용하였다. CE-OQPSK의 전력스팩트럼밀도를 기존의 OQPSK 와 비교한 결과 등포락선을 만들기 위한 계수 ${\alpha}$ =0.707 인 경우 주로브와 부로브에서 각각 최대 5% 와 20%의 대역효율의 개선을 보였으며 여기에 대역제한 필터를 부가하였을 경우 설계기준으로 설정한 FCC 무선 LAN 규격을 만족함을 보였다.

  • PDF

Physical Media Dependent Prototype for 10-Gigabit-Capable PON OLT

  • Kim, Jongdeog;Lee, Jong Jin;Lee, Seihyoung;Kim, Young-Sun
    • ETRI Journal
    • /
    • 제35권2호
    • /
    • pp.245-252
    • /
    • 2013
  • In this work, we study the physical layer solutions for 10-gigabit-capable passive optical networks (PONs), particularly for an optical link terminal (OLT) including a 10-Gbit/s electroabsorption modulated laser (EML) and a 2.5-Gbit/s burst mode receiver (BM-Rx) in a novel bidirectional optical subassembly (BOSA). As unique features, a bidirectional mini-flat package and a 9-pin TO package are developed for a 10-gigabit-capable PON OLT BOSA composed of a 1,577-nm EML and a 1,270-nm avalanche photodiode BM-Rx, including a single-chip burst mode integrated circuit that is integrated with a transimpedance and limiting amplifier. In the developed prototype, the 10-Gbit/s transmitter and 2.5-Gbit/s receiver characteristics are evaluated and compared with the physical media dependent (PMD) specifications in ITU-T G.987.2 for XG-PON1. By conducting the 10-Gbit/s downstream and 2.5-Gbit/s upstream transmission experiments, we verify that the developed 10-gigabitcapable PON PMD prototype can operate for extended network coverage of up to a 40-km fiber reach.

단측파대 상향변환기와 이미지제거 혼합기를 이용한 자기동조회로의 구현 (Implementation of Self-frequency Synchronizing Circuit using Single-sideband Up-converter and Image Rejection Mixer)

  • 염성현;김태영;김태현;박범준
    • 한국군사과학기술학회지
    • /
    • 제13권6호
    • /
    • pp.1058-1063
    • /
    • 2010
  • In this paper, we designed self-frequency synchronizing circuit using image rejection mixer(IRM) and single-sideband(SSB) up-converter which can effectively eliminate the image frequencies occurred in multi-channel super-heterodyne receivers and help us to match inter-channel phase. Also the self-frequency synchronizing circuit simplifies system because there need no extra devices for making intermediate frequency(IF) by creating the local signal within several nanoseconds by means of generating the same frequency of IF signal and modulating radio frequency(RF) signal. We adopt the limiting amplifier for the purpose of protecting the circuit from spurious signals which come from the front end side having wide instantaneous bandwidth characteristics and constantly injecting same level into the input local signal of IRM. The IRM we fabricated has image rejection ratio of 27dB, which is good over 7dB for foreign company's. Also, the SSB up-converter we fabricated has 1dB compression point of 18dBm, which is good over 16dB for foreign company's. And the size is compact about one-forth.