• JSTS:Journal of Semiconductor Technology and Science
• /
• 제13권3호
• /
• pp.193-197
• /
• 2013

This paper presents a 5-bit true time delay circuit using a standard 0.18 ${\mu}m$ CMOS process for the broadband phased array antenna without the beam squint. The maximum time delay of ~106 ps with the delay step of ~3.3 ps is achieved at 5-20 GHz. The RMS group delay and amplitude errors are < 1 ps and <2 dB, respectively. The measured insertion loss is <27 dB and the input and output return losses are <12 dB at 5-15 GHz. The current consumption is nearly zero with 1.8 V supply. The chip size is $1.04{\times}0.85\;mm^2$ including pads.

• 대한전자공학회논문지
• /
• 제23권6호
• /
• pp.747-753
• /
• 1986

This paper describes the design and fabrication of a digital volume control integrated circuit which replaces a mechanical volume control. The integrated circuit can be controlled volume by up/down switch. It has been fabricated by SST bipolar standard process. Its chip size is 2.5x2.5 mm\ulcorner As a result, we succeeded in fabrication of integrated circuit which satisfied DC characteristics and proper operation of volume control.

• KIEE International Transaction on Electrical Machinery and Energy Conversion Systems
• /
• 제11B권3호
• /
• pp.112-118
• /
• 2001

In the near future, the voltage of power system for passenger vehicle will be changed to 42V from existing 14V./ Because of increasing power and voltage ratings used in the vehicle the motor drive system has high switching dv/dt and it generates electromagnetic interference (EMI) To solve these problems multi-level inverter system may be used The feature of multi-level inverter is the output voltage to be synthesized from several levels of voltage Because of this feature high switching dv/dt and EMI can be reduced in the multi-level inverter system But as the number of level is increased manufacturing cost is getting expensive and system size is getting large. Because of these disadvantages the application of multi-level inverter has been restricted only to high power drives. The method to reduce manufacturing cost and system size is to integrate circuit of multi-level inverter into a few chips But isolated power supply and signal isolation circuit using transformer or opto-coupler for drive circuit are obstacles to implement the integrated circuit (IC) In this paper a drive circuit of 4-level inverter suitable for integration to hybrid or one chip is proposed In the proposed drive circuit DC link voltage is used directly as the power source of each gate drive circuit NPN transistors and PNP transistors are used to isolate to transfer the control signals. So the proposed drive circuit needs no transformers and opto-couplers for electrical isolation of drive circuit and is constructed only using components to be implemented on a silicon wafer With th e proposed drive circuit 4- level inverter system will be possible to be implemented through integrated circuit technology Using the proposed drive circuit 4- level inverter system is constructed and the validity and characteristics of the proposed drive circuit are proved through the experiments.

• 전자공학회논문지C
• /
• 제35C권12호
• /
• pp.77-84
• /
• 1998

0.8㎛ single poly CMOS 공정을 이용하여 집적화 된 전압제어형 카오스 발생회로를 설계, 제작하였다. 제작된 카오스 집적회로는 비선형함수 발생회로와 op-amp, 2상 클럭발생회로, 2개의 샘플&홀드 회로 등으로 이루어진다. 측정결과 ±2.5V 전원, 20kHz의 클럭 인가시 입력제어전압에 따라 주기상태, 준주기 상태, 카오스 상태 등 다양한 형태의 분기현상 및 시계열 파형을 관측할 수 있었다. 또한 이 회로의 직렬, 병렬 연결에 의한 2차원 카오스 패턴도 관측하였다.

• 항공우주기술
• /
• 제3권1호
• /
• pp.251-256
• /
• 2004

적외선 소자로부터 생성되는 신호와의 비교에 의한 잡음 특성의 향상, 즉 좋은 영상을 얻기 위해서 적외선 영상신호 취득회로(ROIC)에서는 안정적인 기준 전압원이 필요하다. 본 논문은 극저온인 77K에서 동작하는 적외선 영상신호 취득회로(readout integrated circuit)를 위한 밴드갭 기준회로에 대해서 제안하고 있다. 기본에 발표된 대부분의 밴드갭 기준회로는 실온에서 동작하는 것이며, 액체질소 온도 77K에서 동작하는 적외선 영상 ROIC에는 적합하지 않다. 본 논문에서는 극저온에서 동작하는 밴드갭 기준회로 설계를 위하여, 온도변화에 따른 사용되는 소자들의 parameter에 대한 특성을 살펴본 후, 이러한 특성들을 고려하여 밴드갭 기준 회로를 제안하였으며 이것은 그 실용 가능성을 입증하고 있다.

• Journal of Power Electronics
• /
• 제16권1호
• /
• pp.362-373
• /
• 2016

The on-line measurement of high-power IGBT collector current is important for the hierarchical control and short-circuit and overcurrent protection of its driver and the sensorless control of the converter. The conventional on-line measurement methods for IGBT collector current are not suitable for engineering measurement due to their large-size, high-cost, low-efficiency sensors, current transformers or dividers, etc. Based on the gate driver, this paper has proposed a current measuring circuit for IGBT collector current. The circuit is used to conduct non-intervention on-line measurement of IGBT collector current by detecting the voltage drop of the IGBT power emitter and the auxiliary emitter terminals. A theoretical analysis verifies the feasibility of this circuit. The circuit adopts an operational amplifier for impedance isolation to prevent the measuring circuit from affecting the dynamic performance of the IGBT. Due to using the scheme for integration first and amplification afterwards, the difficult problem of achieving high accuracy in the transient-state and on-state measurement of the voltage between the terminals of IGBT power emitter and the auxiliary emitter (u_Ee) has been solved. This is impossible for a conventional detector. On this basis, the adoption of a two-stage operational amplifier can better meet the requirements of high bandwidth measurement under the conditions of a small signal with a large gain. Finally, various experiments have been carried out under the conditions of several typical loads (resistance-inductance load, resistance load and inductance load), different IGBT junction temperatures, soft short-circuits and hard short-circuits for the on-line measurement of IGBT collector current. This is aided by the capacitor voltage which is the integration result of the voltage uEe. The results show that the proposed method of measuring IGBT collector current is feasible and effective.

• 방송공학회논문지
• /
• 제21권6호
• /
• pp.944-956
• /
• 2016

본 논문에서는 블록 기반으로 홀로그램을 생성할 수 있는 하드웨어의 구조를 제안하고, ASIC (application specific integrated circuit) 환경을 이용하여 VLSI(very large scaled integrated circuit) 회로로 구현하였다. 제안한 하드웨어는 홀로그램 평면의 블록 단위로 병렬 연산을 수행할 수 있는 구조를 가지고 있다. 한 객체 포인트에 대한 홀로그램 블록의 영향을 독립적으로 연산한 후에 모든 객체 포인트에 대한 결과를 누적하여 홀로그램을 생성하였다. 이러한 구조를 통해서 다양한 크기의 홀로그램을 하드웨어를 이용하여 생성할 수 있으면서 최소의 메모리 접근량을 사용하면서 실시간으로 동작이 가능하도록 하였다. 제안한 하드웨어는 Magna chip의 Hynix 0.18μm CMOS 라이브러리를 이용하여 구현되었고, 실수항과 복소항의 복소 홀로그램을 생성할 수 있다. 제안한 하드웨어는 최대 200MHz에서 안정적으로 동작할 수 있고, 약 876,608개의 게이트 수로 구현되었다.

• 전자공학회논문지SC
• /
• 제40권4호
• /
• pp.275-281
• /
• 2003

0.5㎛ 2중 폴리 CMOS 공정을 이용하여 새로운 뉴럴 오실레이터를 설계, 제작하였다. 제안하는 뉴럴 오실레이터는 트랜스콘덕터 및 캐패시터와 비선형 가변 부성저항으로 이루어진다. 뉴럴 오실레이터의 입력단으로 사용되는 비선형 가변 부성저항은 정귀환의 트랜스콘덕터와 가우시안 분포의 전류전압 특성을 지니는 범프 회로를 이용하여 구현하였다. 또한 SPICE 모의실험을 통하여 제안한 오실레이터의 특성분석 후 집적회로 설계를 실시하였다. 한편 흥분성 및 억제성 시냅스로 연결된 4개의 뉴럴 오실레이터로 간단한 신경회로망을 구성하여 그 특성을 확인하였다. 집적회로로 제작된 뉴럴 오실레이터에 대하여 ± 2.5 V 전원 조건하에서 측정된 결과를 분석하고 모의실험 결과와 비교한다.

• Journal of Advanced Marine Engineering and Technology
• /
• 제33권1호
• /
• pp.159-165
• /
• 2009

In this study, using a periodical ground structure(PGS) on GaAs monolithic microwave integrated circuit(MMIC), transmission line with a high isolation characteristic was developed for application to compact signal/bias lines of highly integrated MMIC. And the origin of the high isolation characteristic was theoretically investigated. The high isolation characteristic was originated from a resonance between adjacent microstrip lines employing PGS. With only a spacing of $20{\mu}m$, the coupled microstrip line employing PGS showed an isolation value of -47 dB at 60 GHz. The frequency range for high isolation was easily controlled by changing the PGS structure. Above results indicate that microstrip lines employing PGS are very useful for application to compact signal/bias lines of highly integrated MMIC requiring a high isolation characteristics between lines. In addition, equivalent circuit employing closed-form equation for the coupled line with PGS was also extracted.

• 한국인터넷방송통신학회논문지
• /
• 제10권4호
• /
• pp.41-48
• /
• 2010

전기적 위험요소인 아크고장, 과전류, 누설전류, 온도 등을 마이크로콘트롤러를 이용하여 실시간 감시할 수 있는 복합형 AFCI(Arc Fault Circuit Interrupter, 아크고장 차단기)를 설계 구현하며, 지그비(ZigBee)기반 네트워크를 구성함으로써 아크고장에 의한 전기화재의 위험성을 예측할 수 있는 시스템을 제안한다. 복합형 아크고장 차단기는 미국의 AFCI의 인증 규격인 UL1699의 시험 조건과 KS C 규격에서 요구하는 배선용차단기와 누전차단기의 규격을 만족시키며, 검출된 전기적 위험신호들을 분류하고 전송할 수 있는 복합형 AFCI를 네트워크의 종단에 설치하고, 화재의 위험요소들의 발생 상황을 분석함으로써, 화재 위험성을 방지하기 위한 예측 시스템의 구현에 관한 연구이다.