• 제목/요약/키워드: input filter design

검색결과 383건 처리시간 0.035초

SDR 통신장비를 위한 2단계 적응형 Digital AGC 기법 (Two-stage Adaptive Digital AGC Method for SDR Radio)

  • 박종훈;김영제;조정일;조형원;이영포;윤석호
    • 한국통신학회논문지
    • /
    • 제37권6C호
    • /
    • pp.462-468
    • /
    • 2012
  • 본 논문은 SDR(software-defined radio)기반 무선 통신장비를 위한 디지털 AGC(Automatic Gain Control) 알고리즘에 대한 것이다. 수신신호는 무선 채널 구간에서 발생하는 경로 감쇄 및 수신단 front-end 동작에 의해 시간에 따라 변하는데, 신뢰성 있는 신호 복호를 위해서는 빠르고 정확한 AGC 기술이 적용되어야 한다. 또한, 하나의 수신기에서 다양한 웨이브폼을 수신하는 SDR 통신장비를 위해서는 적응적인 AGC 기술이 필요하다. 본 논문에서 다양한 웨이브폼에 대해 적용하기 위한 2단계로 구성된 적응적 구조를 제안한다. 제안한 적응적 구조는 수신신호 크기에 따라 이득값(gain) 선택 단계를 선택, 변경함으로써 빠르고 안정적인 이득값 조절을 가능하게 한다. 컴퓨터 모의실험을 통하여 제안하는 방식의 수렴속도 및 안정화 정도를 검증하고, 기존 방식과 비교하여 빠른 수렴 속도를 보임을 확인한다.

LED Driver with TRIAC Dimming Control by Variable Switched Capacitance for Power Regulation

  • Lee, Eun-Soo;Sohn, Yeung-Hoon;Nguyen, Duy Tan;Cheon, Jun-Pil;Rim, Chun-Taek
    • Journal of Power Electronics
    • /
    • 제15권2호
    • /
    • pp.555-566
    • /
    • 2015
  • A TRIAC dimming LED driver that can control the brightness of LED arrays for a wide range of source voltage variations is proposed in this paper. Unlike conventional PWM LED drivers, the proposed LED driver adopts a TRIAC switch, which inherently guarantees zero current switching and has been proven to be quite reliable over its long lifetime. Unlike previous TRIAC type LED drivers, the proposed LED driver is composed of an LC input filter and a variable switched capacitance, which is modulated by the TRIAC turn-on timing. Thus, the LED power regulation and dimming control, which are done by a volume resistor in the same way as the conventional TRIAC dimmers, can be simultaneously performed by the TRIAC control circuit. Because the proposed LED driver has high efficiency and a long lifetime with a high power factor (PF) and low total harmonic distortion (THD) characteristics, it is quite adequate for industrial lighting applications such as streets, factories, parking garages, and emergency stairs. A simple step-down capacitive power supply circuit composed of passive components only is also proposed, which is quite useful for providing DC power from an AC source without a bulky and heavy transformer. A prototype 60 W LED driver was implemented by the proposed design procedure and verified by simulation and experimental results, where the efficiency, PF, and THD are 92%, 0.94, and 6.3%, respectively. The LED power variation is well mitigated to below ${\pm}2%$ for 190 V < $V_s$ < 250 V by using the proposed simple control circuit.

Rogowski Coil 기반의 전류 센싱 회로를 적용한 SiC MOSFET 단락 보호 회로 설계 (Short-circuit Protection Circuit Design for SiC MOSFET Using Current Sensing Circuit Based on Rogowski Coil)

  • 이주아;변종은;안상준;손원진;이병국
    • 전력전자학회논문지
    • /
    • 제26권3호
    • /
    • pp.214-221
    • /
    • 2021
  • SiC MOSFETs require a faster and more reliable short-circuit protection circuit than conventional methods due to narrow short-circuit withstand times. Therefore, this research proposes a short-circuit protection circuit using a current-sensing circuit based on Rogowski coil. The method of designing the current-sensing circuit, which is a component of the proposed circuit, is presented first. The integrator and input/output filter that compose the current-sensing circuit are designed to have a wide bandwidth for accurately measuring short-circuit currents with high di/dt. The precision of the designed sensing circuit is verified on a double pulse test (DPT). In addition, the sensing accuracy according to the bandwidth of the filters and the number of turns of the Rogowski coil is analyzed. Next, the entire short-circuit protection circuit with the current-sensing circuit is designed in consideration of the fast short-circuit shutdown time. To verify the performance of this circuit, a short-circuit test is conducted for two cases of short-circuit conditions that can occur in the half-bridge structure. Finally, the short-circuit shutdown time is measured to confirm the suitability of the proposed protection circuit for the SiC MOSFET short-circuit protection.

SOM과 LSTM을 활용한 지역기반의 부동산 가격 예측 (Real Estate Price Forecasting by Exploiting the Regional Analysis Based on SOM and LSTM)

  • 신은경;김은미;홍태호
    • 한국정보시스템학회지:정보시스템연구
    • /
    • 제30권2호
    • /
    • pp.147-163
    • /
    • 2021
  • Purpose The study aims to predict real estate prices by utilizing regional characteristics. Since real estate has the characteristic of immobility, the characteristics of a region have a great influence on the price of real estate. In addition, real estate prices are closely related to economic development and are a major concern for policy makers and investors. Accurate house price forecasting is necessary to prepare for the impact of house price fluctuations. To improve the performance of our predictive models, we applied LSTM, a widely used deep learning technique for predicting time series data. Design/methodology/approach This study used time series data on real estate prices provided by the Ministry of Land, Infrastructure and Transport. For time series data preprocessing, HP filters were applied to decompose trends and SOM was used to cluster regions with similar price directions. To build a real estate price prediction model, SVR and LSTM were applied, and the prices of regions classified into similar clusters by SOM were used as input variables. Findings The clustering results showed that the region of the same cluster was geographically close, and it was possible to confirm the characteristics of being classified as the same cluster even if there was a price level and a similar industry group. As a result of predicting real estate prices in 1, 2, and 3 months, LSTM showed better predictive performance than SVR, and LSTM showed better predictive performance in long-term forecasting 3 months later than in 1-month short-term forecasting.

평면 방정식을 이용한 S&P 잡음제거 필터 알고리즘 (S&P Noise Removal Filter Algorithm using Plane Equations)

  • 정영수;김남호
    • 한국정보통신학회논문지
    • /
    • 제27권1호
    • /
    • pp.47-53
    • /
    • 2023
  • X-Ray, CT, MRI, 스캐너 등과 같은 장치는 영상 획득 과정 중 여러 원인으로 인해 S&P 잡음을 생성할 수 있다. 영상에 나타난 S&P 잡음은 영상의 품질을 저하시키기 때문에, 영상처리 과정에 잡음제거 기술을 필수적으로 사용해야 한다. S&P 잡음 제거에 관한 연구는 이미 다양한 방법이 제안되었으나, 이들 모두 잡음 밀도가 큰 환경에서는 잔여 잡음을 생성하는 문제점이 있었다. 따라서 본 논문은 영상의 grayscale 값을 새로운 축으로 설정하여 3차원의 평면 방정식을 기반으로 필터링하는 알고리즘을 제안하였다. 제안한 알고리즘은 로컬마스크를 세분화하여 가장 근접한 3개의 비잡음 화소를 유효 화소로 설계하여, 복수의 화소를 가진 영역에 대해 코사인 유사도를 적용하였다. 또한, 입력한 화소가 평면을 이룰 수 없는 경우에도 예외 화소로 분류하여 잔여 잡음 없이 우수한 복원을 이루었다.

스트리밍 프레임워크에서 미디어 관리자의 설계 및 구현 (Design and Implementation of Media Manager in Multimedia Streaming Framework)

  • 이재욱;이승룡;홍인기
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제7권4호
    • /
    • pp.273-287
    • /
    • 2001
  • 본 논문에서는 멀티미디어 스트리밍 프레임워크에서 미디어 관리자의 설계와 구현에 대한 경험을 기술한다. 미디어 관리자는 스트리밍 프레임워크 내에서 미디어 스트림이 어떠한 타입의 소스로부터 얻어지며, 그것이 어떠한 종류의 스트림인가를 판별하고, 획득된 미디어를 가장 적절하게 처리할 수 있는 코덱을 선택하며, 어떠한 미디어 디바이스를 통해 재생되어야 효과적인지를 식별하고 관리하기 위해서 필요하다. 제안된 미디어 관리자는 크게 미디어 소스와 싱크 모듈로 구성되어 있는데, 미디어 소스 모듈은 미디어를 추상화시킴으로써 여러 소스로부터 입력되는 성격이 다른 미디어들을 어떤 소스에서 전달된 미디어인지 상관하지 않고 효과적이고 일관된 방법으로 처리할 수 있다. 미디어 싱크 모듈은 클라이언트 측에서 얻어온 미디어 데이타를 적절한 미디어 디바이스에 분배해주는 역할과 전달된 미디어를 다양한 미디어 표현장치를 통해 재생시키는 역할을 수행한다. 제안된 미디어 관리자는 멀티미디어 데이타베이스와 연동기능을 지원함으로써 높은 부가가치 서비스 제공을 가능케 하였고, RTP/RTSP 소스필터나 Winamp 게이트웨이 기능도 지원함으로써 융통성을 제공한다. 더욱이, 향후 새로운 형태의 미디어 소스가 출현하더라도 이를 용이하게 스트리밍 프레임워크에 추가시켜 서비스할 수 있는 유연성과 확장성을 지원한다.

  • PDF

MPEG-4를 위한 포맷 변환 필터의 설계 (Design of Format Conversion Filters for MPEG-4)

  • 조남익;김기철;유하영
    • 한국통신학회논문지
    • /
    • 제22권4호
    • /
    • pp.637-637
    • /
    • 1997
  • 본 논문에서는 MPEG-4 비데오 VB(verification model)에서 입력 영상의 크기 변환을 위하여 제시한 포멧 변화필터보다 하드웨어 구현시 더 유리한 필터를 제안한다. 제안된 필터는 각 계수가 MSD(minimal signed digit)로 표현되었을 때 0이 아닌 자리수가 두 개 이하가 되도록 설계하였으며 입력과 필터 계수와의 곱을 하나의 덧셈기만으로 구현할 수 있어서 일반적인 필터에서와 같이 정수 곱셈기나 CSA(carry save adder)를 사용하는 경우보다 복잡도나 속도 면에서 더 유리하다. MPEG 비데오 VM에서 제시한 필터는 2:1, 4:1, 5:3, 5:6 변화 등 모두 여섯가지인데 이들 중 매우 간단한 필터 하나를 제외한 나머지 필터에 대하여 모두 각 계수가 0이 아닌 자리수가 두개 이하가 되도록 설계를 하고 이들을 MPEG에서 제시한 필터들과 비교하였다. 필터링 성능 비교 방법은 사인파를 입력으로 하여 출력과 참값을 비교하는 간접적인 방법과, 영상을 높은 정밀도 계산으로 높은 탭수의 필터를 통과시켜 얻은 결과를 원영상으로 하여 제안된 필터와 MPEG에서 제시된 필터를 통과한 영상들을 PSNR로 비교하는 방법을 사용하였다. 결국, 본 논문에서 제시된 포맷 변환 필터들은 하드웨어 구현이 매우 간단하고 속도가 빠르면서도 필터링된 영상의 화질 면에서는 MPEG에서 제시한 필터와 거의 같음을 알 수 있다.

40 GHz 대역 고정통신용 광대역 LTCC 수신기 모듈 (Broadband LTCC Receiver Module for Fixed Communication in 40 GHz Band)

  • 김봉수;김광선;은기찬;변우진;송명선
    • 한국전자파학회논문지
    • /
    • 제16권10호
    • /
    • pp.1050-1058
    • /
    • 2005
  • 본 논문에서는 40 GHz 대역에서 동작하는 IEEE 802.16 고정 무선 통신 액세스를 위한 소형 저가격 및 광대역의 수신 모듈을 설계하고 구현하는 방법을 제안한다. 제안된 수신 모듈은 우수한 성능을 달성하기 위하여 캐비티 공정을 가지는 다층 LTCC 기술을 사용한다. 수신기는 저잡음 증폭기, 서브-하모닉 믹서, 내장된 이미지 제거필터와 IF 증폭기로 구성된다. 전송 손실과 모듈의 크기를 줄이기 위하여, 각 소자를 연결하기 위한 CB-CPW, 스트립 선로, 본드 와이어 및 천이(transition)들이 사용된다. LTCC는 유전율 7.1인 Dupont사의 DP-943을 사용하고 층수는 6층이며, 각 층의 높이가 100 um이다. 구현된 모듈의 크기는 $20{\times}7.5{\times}1.5\;mm^3$이며, 전체 잡음 지수는 4.8 dB 이하, 하향 변환 이득이 19.83 dB, 입력 P1 dB가 -22.8 dBm이고 이미지 제거값이 36.6 dBc 이상이다. 그리고 $560\~590\;MHz$ 대역의 디지털 TV 신호를 40 GHz 대역으로 상향 변환하여 전송시킨 후, 수신 모듈을 이용하여 시연하였다.

그래픽 DRAM 인터페이스용 5.4Gb/s 클럭 및 데이터 복원회로 (A 5.4Gb/s Clock and Data Recovery Circuit for Graphic DRAM Interface)

  • 김영란;김경애;이승준;박성민
    • 대한전자공학회논문지SD
    • /
    • 제44권2호
    • /
    • pp.19-24
    • /
    • 2007
  • 최근 대용량 데이터 전송이 이루어지면서 하드웨어의 복잡성과 전력, 가격 등의 이유로 인하여 입력데이터와 클럭을 함께 수신 단으로 전송하는 병렬버스 기법보다는 시리얼 링크 기법이 메모리 인터페이스에 많이 사용되고 있다. 시리얼 링크 기법은 병렬버스 기법과는 달리 클럭을 제외한 데이터 정보만을 수신단으로 보내는 방식이다. 클럭 및 데이터 복원 회로(clock and data recovery 혹은 CDR)는 시리얼 링크의 핵심 블록으로, 본 논문에서는 그래픽 DRAM 인터페이스용의 5.4Gb/s half-rate bang-bang 클럭 및 데이터 복원회로를 설계하였다. 이 회로는 half-rate bang-bang 위상검출기, current-mirror 전하펌프, 이차 루프필터, 및 4단의 차동 링타입 VCO로 구성되었다. 위상 검출기의 내부에서 반 주기로 DeMUX된 데이터를 복원할 수 있게 하였고, 전체 회로의 용이한 검증을 위해 MUX를 연결하여, 수신된 데이터가 제대로 복원이 되는지를 확인하였다. 설계한 회로는 66㎚ CMOS 공정파라미터를 기반으로 설계 및 layout하였고, post-layout 시뮬레이션을 위해 5.4Gb/s의 $2^{13}-1$ PRBS 입력데이터를 사용하였다. 실제 PCB 환경의 유사 기생성분을 포함하여 시뮬레이션 한 결과, 10psRMS 클럭 지터 및 $40ps_{p-p}$ 복원된 데이터 지터 특성을 가지고, 1.8V 단일 전원전압으로부터 약 80mW 전력소모를 보인다.

FPGA를 이용한 다채널 비동기 통신용 IC 설계 (The Design of Multi-channel Asynchronous Communication IC Using FPGA)

  • 옥승규;양오
    • 대한전자공학회논문지SD
    • /
    • 제47권1호
    • /
    • pp.28-37
    • /
    • 2010
  • 본 논문에서는 FPGA와 VHDL을 이용하여 다채널 비동기 통신용 IC를 설계하였다. 기존에 상용되고 있는 대부분의 비동기 통신용 IC들은 최대 1~2채널(Channel)로 구성되어 있다. 따라서 2채널 이상의 통신 시스템을 구성할 때 원가가 높아지고 구현하기도 복잡해진다. 그리고 매우 적은 송수신 버퍼(Buffer)를 가지고 있으므로 고속으로 대용량의 데이터를 전송할 경우 마이크로프로세서에 걸리는 부하가 많아지게 된다. 이러한 문제를 해결하기 위해 본 논문에서는 비동기 통신 채널 8개를 단 한개의 IC로 설계하여 원가 절감 및 기능과 성능을 향상 시키도록 설계하였으며, 송수신 버퍼의 크기를 각각 256 바이트로 설계함으로써 고속의 통신을 가능하게 하였다. 또한 통신시 오동작을 방지하기 위해 디지털(Digital) 필터 및 첵섬(Check-sum) 로직을 설계하여 신뢰성을 향상시켰으며, 채널 먹스 로직을 설계하여 각 채널별 입/출력을 자유롭게 선택하도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다. 이와 같이 설계된 다채널 비동기 통신 IC를 ALTERA사의 Cyclone II Series EP2C35F672C8과 QuartusII V8.1을 이용하여 로직을 합성 및 시뮬레이션 하였다. QuartusII 시뮬레이션과 실험에서 성공적으로 수행되었으며, 설계된 IC의 우수성을 보이기 위해 비동기 통신 칩으로 많이 사용되고 있는 TI(Texas Instruments)사의 TL16C550A, ATMEL사의 ATmega128 범용 마이크로 콘트롤러와 수행시간 및 성능을 비교하여 본 논문에서 설계된 다채널 비동기 통신용 IC의 우수함을 확인하였다.