• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.363-363
• /
• 2014

Ruthenium (Ru) has attractive material properties due to its promising characteristics such as a low resistivity ($7.1{\mu}{\Omega}{\cdot}cm$ in the bulk), a high work function of 4.7 eV, and feasibility for the dry etch process. These properties make Ru films appropriate for various applications in the state-of-art semiconductor device technologies. Thus, it has been widely investigated as an electrode for capacitor in the dynamic random access memory (DRAM), a metal gate for metal-oxide semiconductor field effect transistor (MOSFET), and a seed layer for Cu metallization. Due to the continuous shrinkage of microelectronic devices, better deposition processes for Ru thin films are critically required with excellent step coverages in high aspect ratio (AR) structures. In these respects, atomic layer deposition (ALD) is a viable solution for preparing Ru thin films because it enables atomic-scale control of the film thickness with excellent conformality. A recent investigation reported that the nucleation of ALD-Ru film was enhanced considerably by using a zero-valent metallorganic precursor, compared to the utilization of precursors with higher metal valences. In this study, we will present our research results on the synthesis and characterization of novel ruthenium complexes. The ruthenium compounds were easy synthesized by the reaction of ruthenium halide with appropriate organic ligands in protic solvent, and characterized by NMR, elemental analysis and thermogravimetric analysis. The molecular structures of the complexes were studied by single crystal diffraction. ALD of Ru film was demonstrated using the new Ru metallorganic precursor and O2 as the Ru source and reactant, respectively, at the deposition temperatures of $300-350^{\circ}C$. Self-limited reaction behavior was observed as increasing Ru precursor and O2 pulse time, suggesting that newly developed Ru precursor is applicable for ALD process. Detailed discussions on the chemical and structural properties of Ru thin films as well as its growth behavior using new Ru precursor will be also presented.

• 센서학회지
• /
• 제1권2호
• /
• pp.173-181
• /
• 1992

RP 반응성 스펏터링으로서 P형 실리콘 웨이퍼위에 $Ta_{2}O_{5}$막을 제조하였다. 시편의 구조 및 조성은 XRD와 AES로 조사하였다. 산소의 혼합비가 10%일 때 C-V 특성으로부터 구한 $Ta_{2}O_{5}$막의 비유전률은 10-12이었다. AES와 RBS로 측정한 $Ta_{2}O_{5}$막의 Ta : O의 비는 각각 1 : 2와 1 : 2.49로 나타났으며, 산소분위기에서 $700^{\circ}C$의 열처리 온도에서 결정성장이 시작되었다. 산소분위기에서 $1000^{\circ}C$로 열처리한 $Ta_{2}O_{5}$막의 비유전률값은 20.5였으며, 질소분위기에서 열처리한 경우의 비유전률값은 23으로 나타났다. 이 때 가육방전계(pseudo hexagonal ${\delta}-Ta_{2}O_{5}$)의 결정구조를 나타내었다. 시편의 ${\Delta}V_{FB}$와 누설전류밀도는 산소의 혼합비가 증가함에 따라 감소하였다. 그리고 최대절연파괴전장은 산소가 10% 혼합되었을 때 2.4MV/cm로 나타났다. 이러한 $Ta_{2}O_{5}$막은 수소이온 감지막 및 기억용소자의 게이트 절연막 등에 응용될 수 있을 것이다.

• 한국진공학회지
• /
• 제9권4호
• /
• pp.315-320
• /
• 2000

본 연구에서는 강유전체 박막을 게이트 산화물로 사용한 $Pt/Sr_{0.8}Bi_{2.4}Ta_2O_{9}(SBT)/ZrO_2Si$(MFIS)와 Pt/SBT/Si(MFS)구조의 결정 구조 및 전기적 성질을 고찰하였다. XRD 및 SEM측정 결과 SBT/ZrO$_2$/Si 구조의 경우 SBT/Si구조에 비해 SBT 박막이 더 큰 결정립이 형성되었다. AES분석 결과 $ZrO_2$ 박막을 완충층으로 사용함으로써 SBT 박막과 Si 기판의 상호반응을 적절히 억제할 수 있음을 확인하였다. Pt/SBT/$ZrO_2/Pt/SiO_2$/Si와 Pt/SBT/Pt/$SiO_2$/Si 구조에서 Polarization-Voltage(P-V) 특성을 비교해 본 결과 $ZrO_2$ 박막의 도입에 따라 잔류분극값은 감소하였고 항전계값은 증가하였다. MFIS 구조에서 메모리 윈도우값은 항전계값과 직접적 관련이 있으므로 이러한 항전계값의 증가는 MFIS 구조에서의 메모리 윈도값이 증가할 수 있음을 나타낸다. Pt/SBT(210 nm)/$ZrO_2$/ (28 m)/Si 구조에서 Capacitance-Voltage(C-V) 측정 결과로부터 인가전압 4~6 V에서 메모리 윈도우 가 1~1.5V정도로 나타났다. Pt/SBT/ZrO$_2$/Si구조에서 전극을 갓 증착한 경우와 산소분위기 $800^{\circ}C$에서 후열처리한 경우의 전류 밀도는 각각 약 $8\times10^{-8} A/\textrm{cm}^2$와 $4\times10^{-8}A/\textrm{cm}^2$ 정도의 값을 나타내었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.169-169
• /
• 2008

To keep pace with scaling trends of CMOS technologies, high-k metal oxides are to be introduced. Due to their high permittivity, high-k materials can achieve the required capacitance with stacks of higher physical thickness to reduce the leakage current through the scaled gate oxide, which make it become much more promising materials to instead of $SiO_2$. As further studying on high-k, an understanding of the relation between the etch characteristics of high-k dielectric materials and plasma properties is required for the low damaged removal process to match standard processing procedure. There are some reports on the dry etching of different high-k materials in ICP and ECR plasma with various plasma parameters, such as different gas combinations ($Cl_2$, $Cl_2/BCl_3$, $Cl_2$/Ar, $SF_6$/Ar, and $CH_4/H_2$/Ar etc). Understanding of the complex behavior of particles at surfaces requires detailed knowledge of both macroscopic and microscopic processes that take place; also certain processes depend critically on temperature and gas pressure. The choice of $BCl_3$ as the chemically active gas results from the fact that it is widely used for the etching o the materials covered by the native oxides due to the effective extraction of oxygen in the form of $BCl_xO_y$ compounds. In this study, the surface reactions and the etch rate of $Al_2O_3$ films in $BCl_3/Cl_2$/Ar plasma were investigated in an inductively coupled plasma(ICP) reactor in terms of the gas mixing ratio, RF power, DC bias and chamber pressure. The variations of relative volume densities for the particles were measured with optical emission spectroscopy (OES). The surface imagination was measured by AFM and SEM. The chemical states of film was investigated using X-ray photoelectron spectroscopy (XPS), which confirmed the existence of nonvolatile etch byproducts.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.456-456
• /
• 2010

CMOS 소자가 서브마이크론($0.1\;{\mu}m$) 이하로 스케일다운 되면서 단채널 효과(short channel effect), 게이트 산화막(gate oxide)의 누설전류(leakage current)의 증가와 높은 직렬저항(series resistance) 등의 문제가 발생한다. CMOS 소자의 구동전류(drive current)를 높이고, 단채널 효과를 줄이기 위한 가장 효율적인 방법은 소스 및 드레인의 얕은 접합(shallow junction) 형성과 직렬 저항을 줄이는 것이다. 플라즈마 도핑 방법은 플라즈마 밀도 컨트롤, 주입 바이어스 전압 조절 등을 통해 저 에너지 이온주입법보다 기판 손상 및 표면 결함의 생성을 억제하면서 고농도로 얕은 접합을 형성할 수 있다. 그리고 얕은 접합을 형성하기 위해 주입된 불순물의 활성화와 확산을 위해 후속 열처리 공정은 높은 온도에서 짧은 시간 열처리하여 불순물 물질의 활성화를 높여주면서 열처리로 인한 접합 깊이를 얕게 해야 한다. 그러나 접합의 깊이가 줄어듦에 따라서 소스 및 드레인의 표면 저항(sheet resistance)과 접촉저항(contact resistance)이 급격하게 증가하는 문제점이 있다. 이러한 표면저항과 접촉저항을 줄이기 위한 방안으로 실리사이드 박막(silicide thin film)을 형성하는 방법이 사용되고 있다. 본 논문에서는 (100) p-type 웨이퍼 He(90 %) 가스로 희석된 $PH_3$(10 %) 가스를 사용하여 플라즈마 도핑을 실시하였다. 10 mTorr의 압력에서 200 W RF 파워를 인가하여 플라즈마를 생성하였고 도핑은 바이어스 전압 -1 kV에서 60 초 동안 실시하였다. 얕은 접합을 형성하기 위한 불순물의 활성화는 ArF(193 nm) excimer laser를 통해 $460\;mJ/cm^2$의 에니지로 열처리를 실시하였다. 그리고 낮은 접촉비저항과 표면저항을 얻기 위해 metal sputter를 통해 TiN/Ti를 $800/400\;{\AA}$ 증착하고 metal RTP를 사용하여 실리사이드 형성 온도를 $650{\sim}800^{\circ}C$까지 60 초 동안 열처리를 실시하여 $TiSi_2$ 박막을 형성하였다. 그리고 $TiSi_2$의 두께를 측정하기 위해 TEM(Transmission Electron Microscopy)을 측정하였다. 화학적 결합상태를 분석하기 위해 XPS(X-ray photoelectronic)와 XRD(X-ray diffraction)를 측정하였다. 접촉비저항, 접촉저항과 표면저항을 분석하기 위해 TLM(Transfer Length Method) 패턴을 제작하여 I-V 특성을 측정하였다. TEM 측정결과 $TiSi_2$의 두께는 약 $580{\AA}$ 정도이고 morphology는 안정적이고 실리사이드 집괴 현상은 발견되지 않았다. XPS와 XRD 분석결과 실리사이드 형성 온도가 $700^{\circ}C$에서 C54 형태의 $TiSi_2$ 박막이 형성되었고 가장 낮은 접촉비저항과 접촉저항 값을 가진다.

• 한국인터넷방송통신학회논문지
• /
• 제24권2호
• /
• pp.139-145
• /
• 2024

본 논문에서는 VCO 이득(Kvco) 변화가 작은 현대 무선 통신 시스템의 핵심 구성 요소 중 하나인 전압 제어 발진기(VCO)의 설계를 제시하였다. 기존의 큰 Kvco 변화를 보상하기 위해 병렬 커패시터 뱅크 어레이가 있는 기존 LC-탱크에 직렬 배랙터 뱅크가 추가되었다. 또한 넓은 튜닝 범위를 유지하면서 우수한 위상 잡음 성능을 달성하기 위해 혼합 거친/미세 튜닝 방식(직렬 배랙터 어레이 및 병렬 커패시터 어레이)이 선택되었다. 스위치드 배랙터 어레이 뱅크는 추가 디지털 회로 없이 스위치드 커패시터 어레이에 대해 동일한 디지털 코드에 의해 제어됩니다. 1.2V의 낮은 전압에서 사용하기 위해 본 논문에서 제안된 전류 참조 회로는 공통 게이트를 보다 안전하게 제거한 안전성을 위해 전류 참조 회로를 사용하였다. TSMC 0.13 ㎛ CMOS RF 기술로 구현된 제안된 VCO는 9.6% 미만의 Kvco(VCO 이득) 변화로 4.4GHz에서 5.3GHz로 조정할 수 있다. 1.2V 공급에서 3.1mA를 소비하는 동안 VCO는 5.3GHz의 반송파에서 오프셋 1MHz에서 -120dBc/Hz 위상 잡음을 갖을 수 있었다.