• 한국군사과학기술학회지
• /
• 제23권5호
• /
• pp.516-522
• /
• 2020

In this paper, the frequency detector which detects the clock frequency of the embedded system is proposed and analyzed. The proposed frequency detector is consisted of filter and peak voltage detector. The clock signal is converted from square wave to triangular wave by the filter. The peak voltage of the triangular wave is determined according to the frequency response of filter. The peak voltage detector detects and holds the peak voltage of the signal. Moreover, the proposed clock frequency detector can detect the frequency within 1ms and it gives guarantee of real-time operation.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 B
• /
• pp.718-720
• /
• 1999

This paper describes a charge pump PLL architecture which achieves high frequency operation and fast acquisition. This architecture employs multi-phase frequency detector comprised of precharge type phase frequency detector and conventional phase frequency detector. Operation frequency is increased by using precharge type phase frequency detector when the phase difference is small and acquisition time is shortened by using conventional phase frequency detector and increased charge pump current when the phase difference is large. By virtue of this multi-phase frequency detector structure, the maximum operating frequency of 694MHz at 3.0V and faster acquisition were achieved by simulation.

• Journal of Advanced Marine Engineering and Technology
• /
• 제23권2호
• /
• pp.210-215
• /
• 1999

The proposed detector is consists of three-phase sinusoidal signal generator and peak detector. This peak detector can detect the peak voltage value at the state of variable frequency. In experi-ment three-phase sinusoidal signals are generated from D/A converter using IBM PC and deliv-ered to the peak detector. Each signals are squared by multiplier and summed up Peak value is the square root of summed value extracted by square root circuit.

• Journal of information and communication convergence engineering
• /
• 제9권3호
• /
• pp.305-309
• /
• 2011

This paper proposes a new rotational frequency detector (RFD) for phase-locked loop (PLL) or clock and data recovery (CDR) applications for fast frequency acquisition. The proposed RFD uses the four states finite state machine (FSM) model to accelerate the frequency acquisition time. It is modeled and simulated with MATLAB Simulink. The functionalities of the proposed RFD are examined and the results are compared to those of a conventional RFD. The proposed RFD's frequency acquisition time is four times faster than that of a conventional one. The proposed RFD incorporated with a phase detector (PD) in PLL or CDR is expected to improve the frequency and phase acquisition performance later greatly.

• 한국통신학회논문지
• /
• 제33권6A호
• /
• pp.685-692
• /
• 2008

본 논문에서는 Inmarsat (International Marine Satellite) mini-m 시스템의 하향 링크 수신기를 위한 timing recovery 루프를 제안한다. Inmarsat mini-m 시스템 규격에서 요구하는 frequency tolerance는 ${\pm}924$ Hz (signal bandwidth: 2.4 kHz) 이며, timing acquisition 시간은 하나의 UW (Unique Word) 신호 구간인 15ms 이기 때문에 주파수 옵셋에 강인하고 UW 신호 구간에서의 빠른 aquisition 이 가능한 루프 설계가 요구된다. 이에 따라 본 논문에서는 주파수 옵셋에 강인하고 빠른 aquisition 이 가능한 timing recovery 루프를 제안하였으며, 제안된 timing recovery 루프는 UW detector와 UW detector에 의해 검출된 UW 신호를 이용한 timing recovery 루프를 연동한 구조이다. UW detector는 주파수 옵셋 환경에서 안정적인 성능을 위해 차동 기반의 noncoherent detector 방식을 적용하였으며, TED (Timing Error Detector) 알고리즘은 기존의 GAD (Gardner Detector) 알고리즘 대신 본 논문에서 제안하는 UW 신호를 이용한 차동 기반의 ELD (Early Late Detector) 알고리즘 적용하였다. 제안된 방식과 기존의 GAD와의 성능 비교를 통해 제안된 방식이 만족스러운 성능과 신뢰성 있는 동작이 가능함을 입증하였다.

• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 1996년도 한국자동제어학술회의논문집(국내학술편); 포항공과대학교, 포항; 24-26 Oct. 1996
• /
• pp.609-611
• /
• 1996

Zero-Cross Detector makes pilot signal to control the power to CEDM(Control Element Drive Mechanism). Existing Zero-Cross Detectors has had a problem which can cause unexpected reactor trip resulted from fluctuating frequency of input signal coming from M/G Set. The existing Zero-Cross Detector can't work properly when power frequency is varying because it was designed to work under stable M/G Set operation, and produces wrong pilot signal and output voltage. In this report the Zero-Cross Detector is improved to resolve voltage fluctuating problem by using new devices such as digital noise filtering circuit, variable cycle compensator and alarm circuit. And through the performance verification it shows that new circuit is better than old one. If suggested detector is applied to plant, it is possible to use it under House Load Operation because stable voltage can be generated by new Zero-Cross Detector.

• 한국전자파학회논문지
• /
• 제29권10호
• /
• pp.773-782
• /
• 2018

FLL(Frequency-Locked-Loop: 주파수 잠금회로)은 주파수-검출기(frequency detector)를 사용하여 VCO의 위상잡음을 개선하는 부-궤환(negative feedback) 시스템이다. 본 논문은 FLL에 의한 VCO의 위상잡음의 이론적 분석을 새로이 제시하였다. 분석 결과, VCO의 위상잡음은 FLL 루프-대역폭 내에서는 주파수검출기와 루프-필터로 결정된 위상잡음을 좇아가며, 반면 루프-대역폭 밖에서는 VCO의 위상잡음이 그대로 나타나게 된다. 따라서 이론적 분석 결과를 바탕으로 VCO의 위상잡음을 최소화 하는 FLL을 설계할 수 있게 된다. 또한 실험을 통하여 이론적으로 분석된 위상잡음 결과는 검증하였다.

• 한국전자파학회논문지
• /
• 제28권7호
• /
• pp.540-549
• /
• 2017

논리회로로 구성된 위상주파수 검출기(Phase Frequency Detector: PFD)는 집적회로 구현의 용이성으로 인해 위상잠금회로(Phase Locked Loop: PLL)에 널리 사용되고 있다. 반면, 주파수 잠금회로(Frequency Locked Loop: FLL)는 PLL에서 기준발진기를 제거하고 공진기가 기준발진기 역할을 하는 구성이다. FLL 구성에는 주파수 검출기(Frequency Detector: FD)가 반드시 필요하며, 통상적으로 혼합기(mixer)로 구성된 주파수 검출기를 이용한 FLL을 구성하게 된다. 본 논문에서는 혼합기를 이용한 FD대신에, PFD의 범용성을 고려하여, 마이크로스트립으로 구성된 1.175 GHz 공진기와 PFD를 이용하여 FD를 구성하였다. 또한 설계된 FD를 이용 주파수 1.175 GHz에서 발진하는 FLL을 구성하였다. 혼합기(mixer)를 이용한 FD로 구성된 FLL과 비교결과 제안된 FLL은 FLL 대역 내에서 혼합기 FD를 이용한 FLL에 비하여 위상잡음 성능이 우수한 것을 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2006년도 춘계종합학술대회
• /
• pp.615-618
• /
• 2006

본 논문에서는 직접 변환 방식인 six-port의 RF 출력 신호를 검파하고 요구 대역폭에서 입력 주파수 신호에 대한 진폭 및 위상차를 선형적으로 출력하는 광역 power detector를 설계 제작한다. Six-port 출력단에 접속되는 power detector는 높은 정합도를 갖고 반사파로 인한 Six-port 간 위상 불일치를 방지하고, 넓은 대역폭에서 낮은 VSWR을 유지하여야 하는 광역 특성을 갖는 power detector 설계가 필요하다. L-band의 강제 정합 회로와 Ku-band의 정합 회로 그리고 isolator와 정합 회로를 갖는 power detector 회로를 구성하여 요구하는 Six-port 형 power detector 성능을 평가한다.

• 센서학회지
• /
• 제13권2호
• /
• pp.133-138
• /
• 2004

Today, the obstacle detection system has massive size and restrictive detection range. To solve these problems, this paper proposes the capacitance variation detector using the variated capacitance value as a result of the obstacle approaching. If obstacle approaches, the capacitance value of capacitance sensor is increased and the operating frequency of oscillator is decreased. Then this changed frequency appears to the output of the mixer that operate down conversion. The capacitance variation detector is produced by Hynix$0.35{\mu}$ CMOS process. In experiment result, the frequency of final output is 6.81 MHz at no obstacle and 31.45 MHz at approaching obstacle. In conclusion, proposed capacitance variation detector has small size, low power consumption and easiness to set up anywhere. So it is expected to substitute the obstacle detector.