• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2005년도 추계종합학술대회
• /
• pp.927-930
• /
• 2005

ACSR은 실시간 시스템을 기술하고 분석하기 위한 시간 프로세스 대수학으로서, 동기적으로 발생 하는 timed action과 비동기적으로 발생하는 event의 기술을 지원한다. ACSR의 선택 연산에 확률개념을 도입하여 확장한 대수학이 PACSR이다. 이 논문은 PACSR을 이용하여 일반적인 자원할당시스템에서 시스템 오류의 발생 및 그 오류로부터의 복구 과정을 기술하고자 한다. 시스템 오류 발생과정이 오류 발생 확률과 복구 확률로부터 분석 가능함을 보였다.

• 한국초전도ㆍ저온공학회논문지
• /
• 제12권1호
• /
• pp.37-41
• /
• 2010

To limit fault current in a power system, superconducting fault current limiters (SFCLs) using high temperature superconducting (HTS) coils have been developed by many research groups so far. Non-inductive winding of HTS coils used for SFCLs can be classified into solenoid winding and pancake winding. Each of winding is expected to have different quench and recovery characteristics because the structure of solenoid winding differs from pancake winding's. Therefore it is important to the SFCLs application to investigate characteristics of each winding. In this paper, we deal with quench and recovery characteristics of four kinds of winding : solenoid winding, pancake winding without spacers, and with spacers of 2 and 4 mm thickness. In order to obtain quench and recovery parameters of coils, short circuit tests were performed in liquid nitrogen.

• 한국컴퓨터정보학회논문지
• /
• 제20권10호
• /
• pp.1-5
• /
• 2015

Based on the dual hardware and software with distributed recovery blocks, the centralized type fault tolerant store management system(SMS) was proposed. As a result of trade off study related to mutiplex hardware system design, dual single board computer(SBC) was adapted. To verify redundancy function of the proposed structure, the prototype SMS and weapon simulator were used. The proposed SMS operated normally without being affected by a primary SBC failure. The switching time from primary SBC to shadow SBC was within 200 ms. The reliability of the proposed SMS was predicted and compared with the non fault tolerant SMS, thereby it was proved that the proposed SMS has a higher reliability than the non fault tolerant system within effective range.

• Journal of Power Electronics
• /
• 제15권5호
• /
• pp.1367-1379
• /
• 2015

A hybrid HVDC system that is composed of line commutated converter (LCC) at the rectifier side and voltage source converter (VSC) in series with LCC at the inverter side is studied in this paper. The start-up strategy, DC fault ride-through capability, and fault recovery strategy for the hybrid HVDC system are proposed. The steady state and dynamic performances under start-up, AC fault, and DC fault scenarios are analyzed based on a bipolar hybrid HVDC system. Furthermore, the immunity of the LCC inverter in hybrid HVDC to commutation failure is investigated. The simulation results in PSCAD/EMTDC show that the hybrid HVDC system exhibits favorable steady state and dynamic performances, in particular, low susceptibility to commutation failure, excellent DC fault ride-through, and fast fault recovery capability. Results also indicate that the hybrid HVDC system can be a good alternative for large-capacity power transmission over a long distance byoverhead line.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권6호
• /
• pp.615-628
• /
• 2015

CGRA (Coarse-Grained Reconfigurable Architecture) based multi-core architecture can be considered as a suitable solution for the fault-tolerant computing. However, there have been a few research projects based on fault-tolerant CGRA without exploiting the strengths of CGRA as well as their works are limited to single CGRA. Therefore, in this paper, we propose two approaches to enable exploiting the inherent redundancy and reconfigurability of the multi-CGRA for fault-recovery. One is a resilient inter-CGRA fabric that is ring-based sharing fabric (RSF) with minimal interconnection overhead. Another is a novel intra/inter-CGRA reconfiguration technique on RSF for maximizing utilization of the resources when faults occur. Experimental results show that the proposed approaches achieve up to 94% faulty recoverability with reducing area/delay/power by up to 15%/28.6%/31% when compared with completely connected fabric (CCF).

• 한국통신학회논문지
• /
• 제28권8A호
• /
• pp.569-580
• /
• 2003

다중 채널 스위치 구조의 중요한 이점 중의 하나는 스위치 내부의 장애에 대한 내성 (tolerance)을 스위치 구조에 결합시킬 수 있다는 것이다. 예를 들어 하나의 다중 채널 그룹에 속하는 경로에 장애가 있을 경우, 장애 경로로 통과했어야 하는 트래픽을 나머지 경로가 책임 질 수 있다. 또한 스위치 소자에 발생하는 장애는 ATM 셀(cell)의 잘못된 라우팅을 야기하거나 순서를 뒤바꾸게 할 수 있다. 본 논문에서는 다중 채널 크로스바(crossbar) ATM 스위치에서의 장애 위치 알고리즘을 제안하였다. 최적의 알고리즘은 시간적으로 최상의 성능을 보여주지만, 계산상으로는 복잡하여 결과적으로 실제 구현을 어렵게 만든다. 이러한 단점을 극복하기 위해 최적의 알고리즘보다 계산상으로 효율적인 온라인 알고리즘을 제안하였다. 성능은 시뮬레이션을 통해 검증하였으며 그 결과로서 온라인 알고리즘의 성능은 랜덤 (random) 트래픽 및 버스트한 (bursty) 트래픽에 대해 거의 최적에 가까운 성능을 보여 준다. 끝으로 장애 위치 확인 알고리즘에 의해 제공되는 정보를 이용한 장애 복구 알고리즘을 제안하였다.

• 한국전기전자재료학회논문지
• /
• 제26권1호
• /
• pp.68-72
• /
• 2013

The series connection-type superconducting fault current limiter (SFCL) with two magnetically coupled circuits was suggested and its effectiveness through the analysis on the current limiting and recovery characteristics was described. The fault current limiting characteristics of the proposed SFCL as well as the load voltage sag compensating characteristics according to the winding direction were investigated. To confirm the fault current limiting and the voltage sag suppressing characteristics of the this SFCL, the short-circuit tests for the simulated power system with the series connection-type SFCL were carried out. The series connection-type SFCL designed with the additive polarity winding was shown to perform more effective fault current limiting and load voltage sag compensating operations through the fast quench occurrence right after the fault appears and the fast recovery operation after the fault removes than that with the subtractive polarity winding.

• 정보처리학회논문지C
• /
• 제12C권1호
• /
• pp.83-96
• /
• 2005

다중채널 스위치는 ATM (Asynchronous Transfer Mode)로 널리 사용되는 스위치 구조이며, 스위치의 내부에 장애에 대한 내성(tolerance) 을 구현할 수 있는 것으로 알려져 있다. 예를 들어, 하나의 다중 채널 그룹에 속하는 링크에 장애가 있을 경우, 장애 링크로 통과하려는 트래픽을 여분의 링크가 책임을 질 수 있게 할 수 있다. 스위치 소자에 발생하는 장애는 ATM 셀을 잘못 라우팅하거나 출력단에 도달하는 셀의 순서를 뒤바꾸게 할 수 있다. 본 논문에서는 다중 채널 크로스바 ATM 스위치에 적용할 수 있는 두 가지의 장애 위치 확인 알고리즘을 제안한다. 첫 번째로 제안하는 최적 알고리즘은 시간적으로 최상의 성능을 보여주지만, 계산상으로는 복잡하게 되어 결과적으로 실제 구현이 어려울 수 있다. 이러한 문제점을 해결하기 위해 최적의 알고리즘보다는 계산상으로 보다 효율적인 온라인 알고리즘을 제안한다. 두 알고리즘의 성능은 시뮬레이션을 통해 검증한다. 온라인 알고리즘은 랜덤 트래픽 및 버스티(bursty) 트래픽에 대해 거의 최적에 가까운 성능을 보여 준다. 한편, 제안된 알고리즘으로 장애론 찾아낼 수 없는 경우가 있는데, 그에 대한 열거 및 원인을 제시한다. 끝으로 장애 위치 확인 알고리즘을 이용해서 찾은 장애를 우회하기 위해 행과 연을 추가하는 장애 복구 알고리즘을 제안하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 춘계종합학술대회 A
• /
• pp.620-623
• /
• 2008

홈 네트워크 제어 서비스 환경에서는 외부요인에 의한 장애, 네트워크 장애, 장치의 장애 등에 의해 장애가 발생할 수 있다. 더욱이 사용자는 시스템 결함 관리와 같은 복잡한 시스템 관리를 직접하는 것을 원하지 않는다. 따라서 홈 네트워크를 구성하는 홈 기기에 대해 장애가 발생할 경우 자동으로 복구하는 시스템을 필요로 한다. 이를 위해 본 논문에서는 홈 네트워크 제어 시스템 상의 홈 기기들의 제어 로그의 설계와 관리, 장애 발생시점의 홈 기기의 서비스 내용을 분석하여 홈 기기의 서비스 연속성을 보장하기 위한 방법을 제시하고 구현한다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제37권7호
• /
• pp.568-572
• /
• 2010

Mission-critical 시스템의 경우 자가 치유는 신뢰성을 보장하기 위한 기술 중 하나이다. 자가치유는 오류 탐지와 오류 회복으로 이루어져 있으며 오류 탐지는 오류 회복을 가능하게 하는 자가 치유의 중요한 첫 단계이지만 시스템에 과부하를 주는 문제가 있다. 모델 기반의 방법 등으로 오류를 탐지할 수 있는데 시스템의 모든 행위를 통지하고 정상 행위 모델과 통지된 시스템의 행위를 비교하여야 하므로 그양이 많고 부하가 크기 때문이다. 본 논문에서는 모델 기반의 오류 탐지 방법을 보완하는 아키텍처 기반의 다계층적 자가적응형 모니터링 방법을 제안한다. 소프트웨어 아키텍처 상에서 오류 탐지의 중요도는 컴포넌트 마다 다르다. 각 컴포넌트마다 발생하는 오류의 심각도와 빈도가 다르기 때문이다. 모니터링 중요도가 높은 컴포넌트에는 강도가 높고 모니터링 중요도가 낮은 컴포넌트에는 강도가 낮도록 모니터가 적응한다면 오류 탐지의 부하는 줄이고 효율은 유지시킬 수 있다. 또한 소프트웨어의 환경 변화 및 아키텍처상의 변화 등에 따라 오류 발생 빈도가 변화하여 컴포넌트의 오류 탐지 중요도가 변화하기 때문에 학습을 통해 이를 추적하여 자가적응적으로 중요도가 높은 컴포넌트를 집중 모니터링 한다.