• 디지털융복합연구
• /
• 제10권10호
• /
• pp.539-544
• /
• 2012

사람이 만든 대부분의 시스템들은 하이브리드 시스템으로 모델링될 수 있다. 하이브리드 시스템 모델은 의사결정을 담당하는 상위레벨 모델과 기계적 제어를 담당하는 하위레벨 모델로 구성되기 때문에, 그 구조가 복잡하기 마련이며 모델을 해석할 때 모델의 종류에 따라 서로 다른 해석 기법이 요구된다. 상위레벨 모델은 FSM과 같은 이산사건시스템의 해석기법으로 풀이할 수 있으나, 하위레벨은 연속시간 모델로 구성되기 때문에 공학적 수치해석 기법이 동원되어야 한다. 개발자가 이 두 레벨의 모델을 함께 개발하는 방식에는 어려움이 많기 때문에 본 연구에서는 게임 분야에서 널리 사용되어지고 검증되어진 물리엔진 미들웨어를 이용하여 하위레벨의 모델링 및 해석 과정에 적용할 수 있는 방법을 제시한다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2001년도 The Seoul International Simulation Conference
• /
• pp.440-443
• /
• 2001

As inter-network traffics grows rapidly, the router systems as a network component becomes to be capable of not only wire-speed packet processing but also plentiful programmability for quality services. A network processor technology is widely used to achieve such capabilities in the high-end router. Although providing two such capabilities, the network processor can't support a deep packet processing at nominal wire-speed. Considering QoS may result in performance degradation of processing packet. In order to achieve foster processing, one chipset of network processor is occasionally not enough. Using more than one urges to consider a problem that is, for instance, an out-of-order delivery of packets. This problem can be serious in some applications such as voice over IP and video services, which assume that packets arrive in order. It is required to develop an effective packet processing mechanism leer using more than one network processors in parallel in one linecard unit of the router system. Simulation analysis is also needed for verifying the mechanism. We propose the packet processing mechanism consisting of more than two NPs in parallel. In this mechanism, we use a load-balancing algorithm that distributes the packet traffic load evenly and keeps the sequence, and then verify the algorithm with simulation analysis. As a simulation tool, we use DEVSim++, which is a DEVS formalism-based hierarchical discrete-event simulation environment developed by KAIST. In this paper, we are going to show not only applicability of the DEVS formalism to hardware modeling and simulation but also predictability of performance of the load balancer when implemented with FPGA.

• 정보처리학회논문지A
• /
• 제19A권2호
• /
• pp.93-100
• /
• 2012

LLRP(Low-Level Reader Protocol)는 RFID 리더(LLRP 서버)와 RFID 어플리케이션들(LLRP 클라이언트)간의 인터페이스를 기술하고 있다. LLRP 서버는 여러 기능들을 동시에 수행해야 한다. 본 논문에서는 LLRP 서버를 멀티 쓰레드 구조로 설계한다. 이를 위하여 (i) LLRP 서버와 클라이언트들 간의 동작 절차를 분석하고, (ii) LLRP 서버가 만족해야 할 기능적인 요구조건들을 제시하고, (iii) 그 요구조건들을 만족할 수 있도록 LLRP 서버의 역할을 여러 쓰레드로 나누고, (iv) 쓰레드 수준에서 LLRP 동작 절차를 세분하였다. 설계된 구조를 검증하기 위하여 이산사건 시스템을 계층적이고 모듈화된 방식으로 기술하는 언어인 DEVS 형식론을 이용하여 설계된 내용을 모델링하고 시뮬레이션 하였다. 시뮬레이션 결과, 제안된 구조는 LLRP 표준과 주어진 모든 기능적 요구 조건들을 만족함을 알 수 있었다.

• 한국시뮬레이션학회논문지
• /
• 제29권2호
• /
• pp.63-72
• /
• 2020

다양한 무기체계 중 대표적인 지상 무기체계인 전차는 각국의 핵심 전력 중 하나로, 전차의 운용 개념과 효과도 분석을 통해 과학적 분석 기반의 비용 효과적인 연구개발을 할 수 있다. 이를 위하여 교전 시뮬레이션 기술이 활용될 수 있는데, 전차 무기체계를 모델링함에 있어 전차의 기동, 통신 등과 같은 물리적인 요소뿐만 아니라, 운용교리를 반영한 효과분석을 위하여 전차장 등의 의사결정을 모델링하는 논리 모델도 중요하다. 이 논문에서는 무기체계 통합시뮬레이션 소프트웨어(AddSIM)에서 제공하는 무기체계 모델의 표준 아키텍처인 기본체계모델(Base System Model, BSM)에 맞추어 전차 교전 시뮬레이션에 필요한 전차 BSM 설계방법에 대하여 논한다. 특히 논리 모델을 인간 의사결정 모델에 근거하여 세분화하였으며, DEVS 형식론이라는 수학적 형식론에 기반한 정형적인 모델링 방법으로 모델링하였다. 그 결과 전차 BSM을 계층적이고 모듈화된 형태로 제안하였다. 제안하는 방법은 향후 우리 군의 전차 운용 개념 연구와 전차의 효과분석 등에 활용될 것으로 기대된다.

• 한국시뮬레이션학회논문지
• /
• 제27권3호
• /
• pp.37-44
• /
• 2018

복잡한 이산 사건 동적 시스템을 분석하기 위해 모델링 및 시뮬레이션(M&S) 기법을 적용함에 있어서, 기존에는 사용자 수준에 따라 각기 다른 시뮬레이션 환경을 사용해야 했다. 그에 따른 불편함을 해결하기 위하여 본 논문에서는 사용자 수준에 따라 M&S를 수행할 수 있는 통합된 개발 환경 및 개발 환경에서 모델을 효율적으로 관리하기 위해 정형화된 인터페이스를 제안한다. 인터페이스는 확장된 DEVS 형식론 및 모델 제작 규칙으로 구성되어있다. 개발 환경은 모델링 환경과 시뮬레이션 환경으로 나뉘고, 모델링 환경에서는 사용자의 수준별로 다른 모델링 방식을 제공한다. 모델링 작업의 결과로 생성된 모델을 활용하여 시뮬레이션 환경에서 여러 파라미터를 입력해서 시뮬레이션 함으로써 다양한 경우에 대해서 실험을 할 수 있다. 사례 연구에서는 제안한 M&S 환경을 구현한 내용에 대해 소개하고, 환경을 활용해서 복잡한 국방 전투 시스템을 모델링하고, 만들어진 모델을 바탕으로 시뮬레이션 하는 과정을 소개한다.

• 한국항행학회논문지
• /
• 제23권5호
• /
• pp.345-351
• /
• 2019

항공용 SIL은 항공전자시스템의 통합 및 검증에 사용되는 통합시험환경이다. 최근에는 항공전자시스템의 요구도 검증을 시스템 통합 측면에서부터 충분히 고려하기 위하여 항공용 SIL 분야의 개발 참여를 비행체 요구분석 단계부터로 앞당기고 있으며, 비행체의 체계종합 일정에 영향을 주지 않도록 항공용 SIL의 개발 비용 및 기간을 최소화하기 위한 노력을 꾸준히 진행하고 있는 추세이다. 본 논문에서는 항전체계 검증에 사용되는 항공용 SIL의 모델링 방법 표준화를 통한 개발기간/비용 단축 및 유지보수성 증대를 위하여 항공용 SIL에 적용 가능한 모델링 형식론 기반의 항공용 시뮬레이션 모델 프레임워크(ASMF)를 제안한다.

• 산업경영시스템학회지
• /
• 제38권4호
• /
• pp.159-167
• /
• 2015

We consider a wafer lot transfer/release planning problem from semiconductor wafer fabrication facilities to probing facilities with the objective of minimizing the deviation of workload and total tardiness of customers' orders. Due to the complexity of the considered problem, we propose a two-level hierarchical production planning method for the lot transfer problem between two parallel facilities to obtain an executable production plan and schedule. In the higher level, the solution for the reduced mathematical model with Lagrangian relaxation method can be regarded as a coarse good lot transfer/release plan with daily time bucket, and discrete-event simulation is performed to obtain detailed lot processing schedules at the machines with a priority-rule-based scheduling method and the lot transfer/release plan is evaluated in the lower level. To evaluate the performance of the suggested planning method, we provide computational tests on the problems obtained from a set of real data and additional test scenarios in which the several levels of variations are added in the customers' demands. Results of computational tests showed that the proposed lot transfer/planning architecture generates executable plans within acceptable computational time in the real factories and the total tardiness of orders can be reduced more effectively by using more sophisticated lot transfer methods, such as considering the due date and ready times of lots associated the same order with the mathematical formulation. The proposed method may be implemented for the problem of job assignment in back-end process such as the assignment of chips to be tested from assembly facilities to final test facilities. Also, the proposed method can be improved by considering the sequence dependent setup in the probing facilities.

• 한국항행학회논문지
• /
• 제25권5호
• /
• pp.336-343
• /
• 2021

항공전자시스템은 항공기의 뇌와 신경, 오감에 해당하는 것으로 비행 및 임무를 수행하기 위해 통신/식별/항법/무장/시현 계통의 항공기 탑재 전자장비로 구성된다. 비행체 체계에서의 비중이 50%에 육박하며, 4차 산업혁명 기반 기술이 발전됨에 따라 중요도 및 비중이 증가되는 추세이다. 항공기의 개발 소요시기에 따라 개발 기간은 점점 단축되고 있으며 항공전자시스템 통합 및 검증을 위한 안정적인 항공용 SIL의 적기 개발이 반드시 필요하다. 본 논문에서는 기존 항공용 SIL을 프레임워크 기반의 항공용 SIL로 대체하기 위한 방안을 제안한다. 그리고 대체 적용한 결과를 바탕으로 항공용 시뮬레이션 모델 프레임워크의 성능을 평가한다.

• 한국정보통신학회논문지
• /
• 제23권12호
• /
• pp.1700-1709
• /
• 2019

최근, 선박의 안전항해를 지원하기 위한 시스템(서비스)의 개발을 위해 여러 연구가 진행되고 있으며, 이들 연구에서는 개발한 시스템의 유용성 검증 및 효과도 평가에 공통적인 어려움을 겪고 있다. 본 논문에서는 이러한 문제를 해결하기 위해 DEVS 형식론 기반 선박 항해 모델링 및 시뮬레이션 기법을 제안한다. 선행연구에 이어 국제해상충돌예방규칙과 관련된 내용을 분석 및 도출하여 의사결정을 위한 항해사 및 조타수 에이전트를 모델링하고, 실제 선박의 운동특성을 반영하기 위한 추정 및 보간 기법을 제안한다. 또한, 설계한 내용을 반영하여 선박 항해 시뮬레이션 시스템을 구현하고, 개발한 시스템의 유용성을 검증하기 위한 다섯 가지 충돌회피 시나리오를 개발한다. 그 후, 각 시나리오에 따른 시뮬레이션을 수행하고 결과를 재구성하여 제시한다. 이를 통해 시뮬레이션 아키텍처 내에서 선박 구성요소 및 에이전트 모델이 유기적으로 결합하여 충돌회피 의사결정 및 항해 시뮬레이션이 가능함을 확인하였다.

• 한국시뮬레이션학회논문지
• /
• 제19권3호
• /
• pp.45-54
• /
• 2010

반도체 제조공정에 내재된 복잡성은 작업일정(job scheduling) 문제를 해석적 방법으로는 풀기 어렵기 때문에 보통 시스템 파라미터의 변화에 대한 효과를 이산사건 모델링 시뮬레이션에 의존하여 왔다. 한편 장비 고장 등 예측 불가능한 사건들은 고정된 작업일정 기법을 사용할 경우 전체 공정의 효율을 악화시킨다. 따라서 이러한 불확실성에 대해 최적의 성능을 내기 위해서는 작업일정을 실시간으로 대처 변경하는 것이 필요하다. 본 논문은 반도체 제조 공정에 대해 시스템 제어관점의 접근방법을 적용하여 이 문제에 적응형 실시간 작업제어 틀을 제안하고, DEVS 모델링 시뮬레이션 환경을 기반으로 제안된 틀을 설계 구현하였다. 제안된 방법은 기존의 임기응변적인 소프트웨어적인 방법에 비추어볼 때 전체 시스템을 이해하기 쉬우면서도 또한 추가되는 작업제어 규칙도 쉽게 추가 적용할 수 있는 유연성을 장점으로 가지고 있다. 여러 가지 실험결과 제안된 적응형 실시간 작업제어 프레임워크는 고정 작업규칙 방법에 비해 훨씬 나은 결과를 보여주어 그 효용성을 입증하였다.