• 한국항공우주학회지
• /
• 제42권5호
• /
• pp.430-436
• /
• 2014

본 논문에서 제안한 우주기반기술 검증용 극초소형 위성의 명칭은 STEP Cube Lab.(Cube Laboratory for Space Technology Experimental Project)이며, 주요임무는 가변 방사율 열제어기, 형상기억합금 진동 절연기, 진동형 히트파이프, MEMS 기반 고체 추력기와 같이 국내 산학연에서 기 수행된 우주핵심기술을 발굴 및 탑재하여 궤도검증을 실시하는 것이다. 또한, 배열형 집광렌즈가 적용된 고효율 집광형 태양전력시스템과 열선절단방식이 적용되어 높은 체결력과 적용방법에 따라 복수구조물의 구속 및 분리가 가능한 무충격 구속분리장치를 주요 탑재체로 개발하여 궤도 검증을 실시예정이다. 본 논문에서는 상기 탑재체의 궤도 검증을 임무목적으로 하는 STEP Cube Lab.의 체계 및 부체계 개념설계를 통해 임무의 구현 가능성을 검토하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 학술대회지
• /
• pp.897-899
• /
• 2004

There is scientific work containing the recurrence method of synthesis the new class of orthogonal circle m-invariant signals: designed effective algorithms of fast-direct computing m-convolution in time domain: engineer methods of design economic scheme of decoders for optimal receiving in aggregate of suggested signal.

• 전자공학회논문지C
• /
• 제34C권5호
• /
• pp.1-17
• /
• 1997

With the increasing performance and density of VLSI scircuits as well as the popularity of portable devices such as personal digital assitance, power consumption has emerged as an important issue in the design of electronic systems. Low power design techniqeus have been pursued at all design levels. However, it is more effective to attempt to reduce power dissipation at higher levels of abstraction which allow wider view. In this paper, we propose a simultaneous scheduling and binding scheme which increases the correlation between cosecutive inputs to an operation so that the switched capacitance of execution units is reduced in datapath-dominated circuits. The proposed method is implemented and integrated into the scheduling and assignment part of HYPER synthesis environment. Compared with original HYPER synthesis system, average power saving of 23.0% in execution units and 14.2% in the whole circuits, ar eobtained for a set of benchmark examples.

• 전기학회논문지P
• /
• 제51권2호
• /
• pp.94-98
• /
• 2002

QFT(Quantitative Feedback Theory) is a very practical design technique that emphasizes the use of feedback for achieving the desired system performance tolerances in despite of plant uncertainty and disturbance. The gain-phase loop shaping procedure of QFT is employed to design controller, until the bounds at desired frequencies are satisfied. This paper presents a transfer function synthesis using TLS(Total Least Squares) and offers a loop shaping method with the suggested technique. An example illustrates a feasibility of the presented algorithm.

• 전자공학회논문지T
• /
• 제36T권3호
• /
• pp.94-100
• /
• 1999

본 논문은 멀티미디어 환경에서 디지털 시스템의 이론 및 실습이 하나의 통합된 기능을 제공하는 코스웨어를 구현하였다. 디지털 시스템 해석, 설계 이론 및 하드웨어 기술 언어 이해를 제공하는 이론 영역과 이를 직접 실습 할 수 있는 실습 영역으로 구성되어 있으며, 이론 영역에서는 디지털 시스템의 기본 소자에서 설계를 하드웨어 언어의 표현 방법을 브라우져를 통하여 익힐 수 있는 환경이 제공되며, 실습 영역에서는 실습에 필요한 도구의 설정, 디지털 시스템 실습 및 디지털 시스템의 합성 실습 환경을 사운드 이미지 및 동영상으로 제공한다. 또한 구현한 디지털 시스템 코스웨어 도구의 정상적인 운용을 인증 받기 위해 한국컴퓨터 연구조합에서 주관하는 인증 시험을 거쳐 본 도구의 신뢰성을 인정받았다.

• 한국인터넷방송통신학회논문지
• /
• 제11권2호
• /
• pp.161-169
• /
• 2011

본 논문에서는 효율적인 SOC 전송 설계를 위한 새로운 레지스터 전송 단계 합성 방법을 제안한다. 기존의 레지스터 전송 단계 합성기들은, 하드웨어 기술 언어로 기술된 설계 사양을 순서회로로 변환하는 과정에서 불합리한 변환을 수행하고 순서 회로를 최적화 하는 과정에서 순서회로를 구성하는 레지스터와 조합회로를 분리하여 조합회로 부만을 최적화 한다. 본 논문에서는 이러한 방식의 레지스터 전송 단계 합성기들이 가지는 단점을 지적하고, 이런 단점을 극복하기 위한 새로운 레지스터 전송 단계 합성 방법을 제안한다. 또한, 제안된 방법을 감시용 시스템의 컨트롤러 설계에 적용한 결과를 제시함으로써 본 논문에서 제안하는 방법의 유용성을 입증한다.

• 한국인터넷방송통신학회논문지
• /
• 제16권3호
• /
• pp.137-144
• /
• 2016

본 논문에서는 새로운 멀티프로세서 디자인을 위한 상위 수준 합성 시스템의 회로 복잡도 최적화 ILP 알고리즘을 제안하였다. 상위수준 합성에서 가장 중요한 연산자의 특성과 데이터패스의 구조를 분석하고, 멀티사이클 연산의 스케줄링 시 가상연산자 개념을 도입함으로써, 멀티사이클 연산을 구현하는 연산자의 유형에 관계없이 공통으로 적용시킬 수 있는 ILP 알고리즘을 이용하여 증명하였다. 기술된 알고리즘의 스케줄링 성능을 평가하기 위하여, 표준벤치마크 모델인 5차 디지털 웨이브필터에 대한 스케줄링을 행한 결과, 기존의 데이터패스 스케줄링 결과와 정확하게 일치함으로서, 제시된 모든 ILP 수식이 정확하게 기술되었음을 알 수 있었다.

• 한국산학기술학회논문지
• /
• 제20권10호
• /
• pp.486-492
• /
• 2019

함정설계 시에는 초기 운용요구 능력의 불확실성을 고려하여 무수히 많은 대안 중에서 최적의 무장시스템과 플랫폼의 제원을 선정하기 위해서는 시스템적인 접근 방법이 필수적이다. 미 해군은 초기단계 설계 시 최적 설계조합을 시행착오 없이 효율적으로 선정하기 위하여 집합기반 설계를 차기 공기부양정 초기단계 설계에 성공적으로 적용한 바 있다. 집합기반 설계를 적용하기 위해서는 설계조합에 필수적인 모델인 함정통합모델이 필수적이나 아쉽게 현재 실질적인 함정통합모델을 보유하고 있는 국가는 미국, 영국 정도의 극히 일부 국가이며 관련된 기술의 타국으로의 이전도 전혀 허용하지 않고 있다. 본 연구에서는 기존 함정설계 데이터의 벤치마킹을 통해서도 미국을 중심으로 선진화된 최신 설계기법인 집합기반설계가 가능할 수 있도록 유전자알고리즘과 의사결정 방법론인 TOPSIS를 통합한 우리나라의 여건과 역량을 고려한 한국형 집합기반 설계 프로세스를 구축하였으며 현재 연구 및 교육 목적으로 일반에 공개된 DDG-51급 통합함정모델을 이용하여 함정의 무장시스템 초기단계 설계 최적화에 적용하여 제안된 한국형 집합기반설계의 적용 가능성을 검증하였다.

• 대한전기학회논문지:시스템및제어부문D
• /
• 제50권1호
• /
• pp.1-7
• /
• 2001

For a parametric uncertain system, there are many results on stability analysis, but only a few synthesis methods. In this paper, we proposed a new target polynomial decision method for the parametric uncertain system to stabilize the closed loop system with maximal parametric $l_2$ stability margin. To this, we used both Lipatov Theorem and coefficient diagram method(CDM). To show the effectiveness of the proposed method, we designed a robust controller for the inverted pendulum system with parametric uncertainties using fixed order pole assignment(FOPA) method and its performance was compared with that of the ${\mu}$ synthesis methods.

• 한국통신학회논문지
• /
• 제22권3호
• /
• pp.454-468
• /
• 1997

This paper presents a bitwidth optimization algorithm for efficient hardware sharing in digital signal processing system. The proposed algorithm determines the fixed-point representation for each signal through bitwidth optimization to generate the hardware requiring less area. To reduce the operator area, the algorithm partitions the abstract operations in the design description into several groups, such that the operations in the same group can share an operator. The partitioning result are fed to a high-level synthesis system to generate the pipelined fixed-point datapaths. The proposed algorithm has been implemented in SODAS-DSP an automatic synthesis system for fixed-point DSP hardware. Accepting the models of DSP algorithms in schematics, the system automatically generates the fixed-point datapath and controller satisfying the design constraints in area, speed, and SNR(Signal-to-Noise Ratio). Experimental results show that the efficiency of the proposed algorithm by generates the area-efficient DSP hardwares satisfying performance constraints.