• 대한전자공학회논문지SD
• /
• 제38권7호
• /
• pp.455-463
• /
• 2001

본 논문에서는 많은 연산을 필요로 하는 디지털 필터의 저전력화를 위한 새로운 저전력 기법을 제안한다. 제안된 저전력 기법에서는 CSD (canonic signed digit)숫자의 유효 표현 범위를 결정하는 nonzero digit 와 ternary digit의 값에 따른 필터의 차단대역 특성 변화를 이용하여, 다단계의 필터 차단 대역 특성을 가지는 가변 CSD 계수를 얻고 이를 approximate processing 기법에 적용하였다. 제안된 저전력 필터 설계기법의 성능을 확인하기 위하여 4개의 필터 차단대역 특성을 사용하는 AC '97 과표본화 ADC용 decimation 필터의 설계에 적용하였다. Decimation필터 중 제안된 저전력 기법을 적용한 두 half-band 필터의 연산량은 제안된 기법을 적용하지 않은 경우에 비해 각각의 근사화 수준에서 단위 출력 샘플 당 63.5, 35.7, 13.9 %의 덧셈 연산만을 수행하여 필터의 출력을 얻을 수 있었다. Decimation 필터는 0.6㎛ CMOS SOG 라이브러리를 사용하여 제작·실험하였으며, 실험결과 입력 신호의 attenuation에 따라 전체 소모전력의 약 3.8 %에서 9 %의 소모전력이 감소되었음을 확인하였다. 제안된 가변 CSD 계수를 이용한 approximate processing 방식은 특히 음성 대역 및 오디오 대역의 신호처리와 과표본화 ADC/DAC의 decimation/interpolation과 같은 multirate 시스템에 적합하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.47-50
• /
• 2001

본 논문에서는 프레임 메모리를 줄이는 간이형 비디오 디코더의 다섯가지 알고리즘을 연구하여 성능을 비교한다. fixed-length ADPCM 기법을 적용하여 메모리를 줄이는 알고리즘과 수평 방향으로 decimation 하는 방법, 그리고 DCT 계수를 filtering 하는 방법을 구현하고 이보다 더 압축률을 높여서 수평 방향으로 decimation 하거나 DCT 계수를 filtering 하는 방법에 ADPCM 기법을 결합한다. 이렇게 함으로써 원래의 비디오 디코더 프레임 메모리의 25% 까지 메모리를 줄일 수가 있다. 메모리 크기를 줄이는 이점 이외에, 하나의 비디오 디코더 구조가 몇가지 압축 모드를 구성하므로 원하는 복잡도와 메모리 크기에 따라 응용이 자유롭다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1045-1048
• /
• 1998

This paper proposes a efficient algorithm of letter-box converter using 4:3 decimation algorithm. To display 16:9 wide images on a 4:3 screen, there is need to convert the 16:9 wide images. The letter-box converter is designed with multiplierless architecture. We have modeled the letter-box converter in verilog-HDL and verified to show little difference between the original image and the converte image.

• 한국산학기술학회논문지
• /
• 제4권4호
• /
• pp.391-397
• /
• 2003

본 논문은 중심 화소값과 인접 가해 성분값의 평균으로 축소 성분값을 산출함으로써 ZOD와 FOD의 장점을 적응적으로 반영한 디지털 영상 축소 알고리즘에 관한 것이다. 우선, 슬라이딩 윈도우의 중앙에 위치되는 중심 화소를 축소 성분값의 주성분으로 선택하고, 1차 미분 연산자를 이용하여 중심 화소의 우측 및 하측 인접 화소의 기울기의 크기를 각각 계산한다. 이후, 두 기울기의 크기를 합산한 결과로 각 기울기의 크기를 나누어 우측 및 하측 인접 화소 각각의 가해 가중치를 구한다. 다음으로, 각각의 가해 가중치를 우측 및 하측 인접 화소값에 곱한 후에 그 결과를 합산함으로써 인접 가해 성분값을 산출한다. 이렇게 구한 인접 가해 성분값과 중심 화소값을 평균하여 축소 성분값을 구하는 과정을 입력 영상의 모든 화소들에 반복적으로 수행함으로써 축소 영상을 얻을 수 있다.

• 한국산학기술학회논문지
• /
• 제16권8호
• /
• pp.5579-5585
• /
• 2015

FFT(Fast Fourier Transform)는 DIT(Decimation -In-Time)와 DIF(Decimation-In-Frequency) 방식이 주로 사용되고 있다. DIF 방식은 Radix-2/4/8 등의 다양한 구조와 그 구현 방법이 개발되어 사용되고 있는데 반하여 DIT 방식은 순차적인 출력을 낼 수 있는 장점이 있음에도 불구하고 다양한 구조와 그 구현방법이 연구되지 못하였다. 이 논문에서는 순차적인 출력을 낼 수 있는 DIT Radix-8 FFT용 나비연산기 구조를 제안한다. 또한 기존에 주로 사용되어 온 Radix-2나 Radix-4 구조는 스테이지 수가 많아 연산지연시간이 길어지는 단점이 있다. 제안구조는 Radix-8의 알고리즘을 사용하였으므로 연산지연이 상대적으로 짧으며, 특히 큰 point의 FFT 구조의 경우에 스테이지의 수가 작아지는 장점을 갖는다. 제안구조의 나비연산기를 사용하여 4096-point FFT를 설계할 경우에, 4096개의 출력이 순서대로 출력되는 장점뿐 아니라 4개의 스테이지로 구성되므로 Radix-2를 사용하는 12 스테이지보다 연산지연이 짧은 장점을 갖는다. 따라서 제안 구조는 순차적인 출력과 짧은 연산지연을 요구하는 OFDM용 반도체 칩의 FFT 블록에 사용될 수 있다.

• 한국통신학회논문지
• /
• 제29권6C호
• /
• pp.777-784
• /
• 2004

이 논문에서는 CIC(Cascaded Integrator-Comb) 필터와 half band 필터를 직렬로 연결하여 사용하는 데시메이션 필터의 주파수 응답을 향상시키는 보간 필터를 제안한다. 기존의 방식들은 통과대역의 리플 특성만을 향상시키나, 이 논문에서는 통과대역의 특성과 저지대역의 감쇠특성을 동시에 향상시키는 IFOP(Interpolated Fourth-Order Polynomials) 필터를 제안한다. 설계 방법도 저지대역을 특성향상을 완료한 후에 통과대역 특성을 향상시키므로 최적화 프로그램을 사용하지 않고도 체계적으로 설계가 가능함을 보였다. 제안된 필터는 곱셈이 2개 필요한 구조이므로 부가적인 연산량이 적으며, 또한 선형위상의 특성을 갖고 있으므로 선형위상 특성을 그대로 유지할 수 있다. 예제들을 통하여 저지대역과 통과대역의 특성이 향상되는 양을 관찰하였으며, Verilog-HDL coding을 통하여 계수 양자화 영향도 분석하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년 학술대회 논문집 정보 및 제어부문
• /
• pp.388-390
• /
• 2006

This paper presents a hybrid SoC design for phase detection of single tone signal. The designed hybrid SoC is composed of three functional blocks, i.e., an analog to digital converter module, a phase detection module and a controller module. A design of the controller module is based on a 16-bit RISC architecture. An I/O interface and an LCD control interface for transmission and display of phase measurement values are included in the design of the controller module. A design of the phase detector is based on a recursive sliding-DFT. The recursive architecture effectively reduces the gate numbers required in the implementation of the module. The ADC module includes a single-bit second-order sigma-delta modulator and a digital decimation filter. The decimation filter is designed to give 98dB of SNR for the ADC. The effective resolution of the ADC is enhanced to 98dB of SNR by the incorporation of a pre FIR filter, a 2-stage cascaded integrator- comb(CIC) filter and a 30-tab FIR filter in the decimation. The hybrid SoC is verified in FPGA and implemented in 0.35 CMOS Technology.

• 대한전자공학회논문지TC
• /
• 제47권4호
• /
• pp.1-8
• /
• 2010

이 논문에서는 Sigma-Delta A/D 변환기의 새로운 이득 최적화 방식을 제안한다. 제안된 방식에서는 변조기의 SNR을 최대화하는 다수개의 이득 값 후보군을 먼저 선정한 후에 CIC 데시메이션 필터를 통과시켜 가장 작은 MSE를 보이는 이득 값을 결정하는 방식이다. 실험에 사용된 변조기는 단순화를 위하여 1차의 단일 비트 변조기를 사용하였다. 모의실험을 통하여 변조기의 후보군 중 2위를 기록한 이득 값이 가장 작은 MSE를 보였다. 제안된 방식은 변조기의 SNR을 최대화하는 기존의 아이디어와 데시메이션 필터로 사용되는 CIC 필터의 샘플 합 특성을 이용하여 최적의 이득 값을 결정하는 방식이다.

• 대한전자공학회논문지TC
• /
• 제46권9호
• /
• pp.31-38
• /
• 2009

이 논문에서는 Sigma-Delta A/D 변환기의 새로운 이득 최적화 방식을 제안한다. 제안된 방식은 변조기의 SNR을 최대화하는 상위 10개의 이득 값 후보군을 선정한 후에 데시메이션 필터를 통과시켜 가장 작은 MSE를 보이는 이득 값을 최적의 이득으로 결정하는 방식이다. 1차의 단일 비트 변조기의 실험 모델을 통하여 변조기의 후보군 중 6위를 보인 이득 값이 가장 작은 MSE를 보였다. 제안된 방식은 변조기의 SNR을 최대화하는 기존의 아이디어와 데시메이션 필터로 사용되는 CIC 필터의 샘플합 특성을 이용하여 최적의 이득 값을 결정하는 장점을 갖는다. 이 논문에서 제안한 이득 최적화 방식은 변조기의 실험을 통하여 더 많은 후보군을 선정하여 CIC 필터를 시뮬레이션하면 더 좋은 결과를 얻을 수 있을 것이다.

• 한국정보통신학회논문지
• /
• 제15권8호
• /
• pp.1687-1694
• /
• 2011

본 논문에서는 OFDM 기반의 WLAN을 지원하는 Digital IF 단을 설계하고 시뮬레이션을 통해서 시스템 성능을 조사한다. 이를 위해서 ADC 샘플률, NCO 주파수 및 데시메이션률 결정과정을 보이고 주워진 데시메이션률을 얻기 위한 CIC필터 및 MHBF 설계과정을 제시한다. 데시메이션 과정에서 발생되는 진폭왜곡 보상을 위해 시스템 복잡도를 최소화하면서 요구성능을 만족시키는 ISOP 필터 및 FIR 필터를 설계하는 과정을 제시한다. 최종적으로 설계된 DDC 블록에 대해서 BER 관점으로 성능을 조사한 후 이론적인 변복조 시스템과의 성능 차이를 보인다.