• 전자공학회논문지SC
• /
• 제39권1호
• /
• pp.66-75
• /
• 2002

IEEE 802.11a에 의해 규정되어진 데이터 전송속도 12Mbps, 부호화 율 1/2, 구속장이 7인 무선 LAN용 비터비 디코더의 이론적인 성능분석을 위해서 Cramer법칙을 이용하여 전달함수를 구하고 가산성 백색 가우시안 잡음 환경하에서 각 구속장 별 첫 번째 사건에서의 에러 확률과 비트 에러 확률을 구하였다. 설계과정에서는 4 비트 연성판정을 위해 입력 심볼을 16단계로 양자화 하였으며, 역 추적을 위한 방식으로 메모리를 사용하는 대신 레지스터 교환방식을 사용함으로써 다수결 결정이 가능한 구조를 제시하였다. 구현과정에서는 12Mbps 고속의 데이터를 처리하기 위해 파이프 라인을 적용한 병렬구조를 갖는 비터비 디코더와 가산성 백색 가우시안 잡음 설계를 FPGA 칩을 사용하여 구현하여 실시간 환경에서 성능검증을 하였다.

• 한국통신학회논문지
• /
• 제29권12A호
• /
• pp.1333-1339
• /
• 2004

IS-95와 IMT-2000 시스템에서 사용되고 있는 여러 종류의 길쌈 부호기를 부호율 1/2, 구속장 3인 길쌈 부호기로 한정하여, neural network의 LVQ(Learning Vector Quantization)과 PVSL(Prototype Vector Selecting Logic)을 적용하여 비터비 복호기에서 사용되는 PM(Path Metric)과 BM(Branch Metric) 메모리 수와 산술$.$비교 연산량을 줄임으로써 시스템의 단순화와 순방향 복호를 가능하게 한다. 구속장의 확장성 여부와 관계없이 간단한 응용으로 기존의비터비 복호기에 적용할 수 있는 새로운 비터비 복호기의 구조와 적용 알고리즘을 제시하고, 제시된 비터비 복호기의 합리성을 VHDL 시뮬레이션으로 검증 후, 기존의 복호기와의 성능을 비교 분석한다.

• 한국통신학회논문지
• /
• 제24권6A호
• /
• pp.905-912
• /
• 1999

본 논문에서는 블록부호를 트렐리스상에서 구현하여 블록부호의 연판정 복호 알고리즘인 MAP 복호 알고리즘을 유도하였다. 또한 트렐리스상의 연판정 복호법인 비터비 알고리즘과 MAP 알고리즘을 사용한 모의실험을 통해 그 성능을 분석하였다. 그리고 비교적 간단한 블록부호인 해밍부호를 구성부호로 사용하여 다양한 형태의 직렬연접부호와 병렬연접부호에 대한 성능분석을 수행하였다. 모의실험 결과 블록부호에 연판정 복호 알고리즘을사용한 경우는 경판정 복호 알고리즘에 비해 높은 부호화 이득을 가짐을 알 수 있었다. 또한 구성부호로 블록부호를 사용하는 연접부호의 모의실험을 수행한 결과 반복복호함으로써 우수한 성능을 가진 연접부호를 얻을 수 있음을 검증하였다.

• 한국통신학회논문지
• /
• 제38C권6호
• /
• pp.540-549
• /
• 2013

본 논문에서는 멀티 레벨 셀 낸드 플래시 메모리에서 연판정 에러 정정을 위한 적응적 비균일 양자화기를 제안한다. 기존의 최대 상호 정보(maximum mutual information) 양자화기는 최적의 연판정 에러 정정 성능을 보이지만, 소모적인 탐색(exhaustive search)으로 인하여 많은 계산량을 요구한다. 본 논문에서 제안된 양자화기는 최대 여섯 개의 파라미터로 표현되는 간단한 구조를 갖고 있어 연산량이 적다. 또한 제안된 양자화기는 쓰기 심볼과 읽기 심볼 사이의 상호 정보를 최대화하는 방향으로 파라미터 값의 최적화시키므로, 최대 상호 정보 양자화기에 근접하는 우수한 연판정 에러 정정 성능을 보인다.

• 한국항해항만학회지
• /
• 제36권8호
• /
• pp.631-635
• /
• 2012

수중에서의 통신은 해수면과 해저면 등에 의한 신호의 반사가 생겨 다중경로 전달현상이 발생한다. 이러한 다중경로 전달의 영향으로 신호는 왜곡되고 원활한 수신을 방해하게 된다. 본 논문에서는 이러한 다중경로 환경에서 효율적인 패킷 설계를 위하여 채널 부호화 기법으로는 부호화 후의 크기 N = 1944 비트, 전송하고자 하는 데이터의 크기 K = 972 비트를 가지는 부호화율 1/2 인 LDPC(Low Density Parity Check codes) 부호를 이용하였으며, 다중경로로 인한 위상 오차 추정은 decision directed 방식을 이용하여 위상 추정을 하였다. 실제 동해 바다에서 송수신 거리가 200m, 500m 그리고 데이터 속도를 1Kbps, 4Kbps로 설정하여 각 거리 및 데이터 속도에 따른 QEF(Quasi Error Free)가 되는 지점에서의 최적의 패킷 구성을 위한 데이터 길이를 제시하였다.

• Journal of Preventive Medicine and Public Health
• /
• 제45권4호
• /
• pp.259-266
• /
• 2012

Objectives: This study aims to determine the risk factors predicting rehospitalization by comparing three models and selecting the most successful model. Methods: In order to predict the risk of rehospitalization within 28 days after discharge, 11 951 inpatients were recruited into this study between January and December 2009. Predictive models were constructed with three methods, logistic regression analysis, a decision tree, and a neural network, and the models were compared and evaluated in light of their misclassification rate, root asymptotic standard error, lift chart, and receiver operating characteristic curve. Results: The decision tree was selected as the final model. The risk of rehospitalization was higher when the length of stay (LOS) was less than 2 days, route of admission was through the out-patient department (OPD), medical department was in internal medicine, 10th revision of the International Classification of Diseases code was neoplasm, LOS was relatively shorter, and the frequency of OPD visit was greater. Conclusions: When a patient is to be discharged within 2 days, the appropriateness of discharge should be considered, with special concern of undiscovered complications and co-morbidities. In particular, if the patient is admitted through the OPD, any suspected disease should be appropriately examined and prompt outcomes of tests should be secured. Moreover, for patients of internal medicine practitioners, co-morbidity and complications caused by chronic illness should be given greater attention.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
• /
• pp.249-252
• /
• 2001

TCM(Trellis Coded Modulation) has soft decision scheme so that BM(Branch Metric) calculates the ED(Euclidean Distance) between the received signal and each code words in signal space. For computing the ED, square and square root computations increase the hardware complexity. Some simplified method is known for convolutional codes with QPSK(Quadrature Phase Shift Keying), PSK(Phase Shift Keying) modulation. But it is not acceptable for QAM (Quadrature Amplitude Modulation)-TCM scheme. In this paper, we suggest that two modified BM computation methods, which is applicable for QAM-TCM. By comparative study, we also assessed two proposed method in the case of hardware complexity and BER (Bit Error Rate) performance.

• 한국통신학회논문지
• /
• 제25권11A호
• /
• pp.1652-1660
• /
• 2000

본 논문에서는 DS/CDMA (Direct Sequence/Code Division Multipe Access) 시스템에서 임시 판정 함수로서 연판정 함수와 경판정 함수를 적용한 파이프라인화된 직렬 간섭 제어 구조(PSIC, Pipelined Successive Interference Cancellation)의 성능을 수식적으로 분석하고, 모의 실험을 통하여 검증한다. PSIC 구조는 다단 직렬 간섭 제거 구조(MSIC, Multistage Successive Interference Cancellation)가 가지는 복호지연(decoding delay)의 문제를 해결하기 위해 파이프라인 구조를 MSIC에 적용한 것이다. 제안된PSIC 구조는 하드웨어의 복잡도(hardwar complexity)를 희생하여 비트 오율(BER, Bit Error Rate)의 증가 없이 MSIC에서 발생하는 복호 지연을 줄일 수 있다. 또한 제안된 PSIC 구조에서 연판정 함수와 경판정 함수를 각 간섭 제거 단(Cancellation stage)에서의 임시 판정 함수로 사용하여 얻게 되는 PSIC 구조들의 성능을 비교한다. 분석 및 실험 결과에 의하면 제안되 PSIC 구조에서는 경판정 함수를 사용할때의 성능이 연판정 함수를 사용할때의 성능보다 우수함을 알 수 있었다.

• 한국전자파학회논문지
• /
• 제11권4호
• /
• pp.657-665
• /
• 2000

본 논문에서는 음성 및 데이터 트래픽에 대한 비트오율 성능이 CDMA 방식의 IMT-2000 시스댐에서 역방향 링크의 시뮬레이션 결과에 의해서 평가되었다. 역방향링크에서 시률래이션은 ITU-R에서 제시한 욕내, 도보, 그리고 차량 환경에 대하여 수행되었다. 또한 시뮬레이션에서 BER 성능을 향상시키기 위한 기술로 1.6념-Iz 전력 제어, 5-tap FIR 필터를 이용한 페이딩신호의 진폭과 위상 추정, 그리고 연판정 Viterbi 및 Reed-Solomon 복호 등이 적용되었다. 시뮬레이션 결과로는 최적의 파일롯전력 대비 트래픽전력의 비, 핑거수에 따른 BER 성능, 그리고 $10^{-6}$ BER에서 길쌍부호와 Concatenated 부호와의 성능비교를 제시하고 있다.

• 대한전자공학회논문지SD
• /
• 제40권1호
• /
• pp.36-44
• /
• 2003

본 논문에서는 비터비 디코더의 디코딩과정에서 trace-forward 과정이후. trace-back 동작 없이 decision bit를 결정 가능한 구조로 설계하여 사용 메모리 크기와 동작 cycle에서 이득을 가지는 변형된 레지스터 교환(modified register exchange) 방식을 제안하였다. 제안된 구조는 시뮬레이션에 의해 trace-back이 있는 기존의 방식과 동일한 결과를 나타냄을 확인하였으며, 변형된 레지스터 교환 방식과 기존의 레지스터 교환 방식, 그리고 trace-back 방식과 비교하였다. 제안한 방식은 다른 방식들에 비해 메모리를 1/(5 x constraint length)로 줄일 수 있고, trace-back 방식에 비해 throughput을 2배 향상시켰다. 변형된 레지스터 교환 방식을 적용한 비터비 디코더의 동작을 검증하기 위해 code rate 2/,3, constraint length, K가 3인 디코더를 radix-4 구조의 1 bit 디코딩 방식으로 설계하여 FPGA(field programmable gate away)를 이용하여 구현하고 측정을 통해 오류 정정 작용을 확인하였다. 또한 블록 디코딩 방식에도 적용할 수 있음을 보였다.