• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.06a
• /
• pp.61-62
• /
• 2006

In this paper, it was demonstrated that organic thin- film transistors (OTFTs) were fabricated with the organic adhesion layer between an organic semiconductor and a gate insulator by vapor deposition polymerization (VDP) processing. In order to form polymeric film as an adhesion layer, VDP process was also introduced instead of spin-coating process, where polymeric film was co-deposited by high-vacuum thermal evaporation from 6FDA and ODA followed by curing. The saturated slop in the saturation region and the subthreshold nonlinearity in the triode region were c1early observed in the electrical output characteristics in our organic thin film transistors using the staggered-inverted top-contact structure. Field effect mobility, threshold voltage, and on-off current ratio in 15-nm-thick organic adhesion layer were about $0.5\;cm^2/Vs$, -1 V, and $10^6$, respectively. We also demonstrated that threshold voltage depends strongly on the delay time when a gate voltage has been applied to bias stress.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.242.2-242.2
• /
• 2013

최근 산화물 반도체 박막 트랜지스터의 신뢰성(reliability) 평가에 대한 연구가 활발히 이루어지고 있다. 신뢰성 평가하는 한 방법으로 게이트에 바이어스를 지속적으로 인가하여 소자의 문턱 전압의 변화를 통해 안정성(stability)를 확인한다. 전압을 지속적으로 인가하게 되면 소자를 열화시켜 전기적 특성이 약화된다. 본 연구에선 ITZO 박막 트랜지스터의 신뢰성 평가를 위해 게이트 절연막($SiO_2$, $SiN_x$)에 따른 ITZO 소자를 제작 및 게이트 바이어스 스트레스 후 전기적 특성을 비교, 분석하였다. 제작된 소자의 게이트에 전압을 +15V로 7200초 동안 인가하였다. 스트레스 후 게이트 절연막이 $SiO_2$, $SiN_x$인 ITZO 산화물 박막 트랜지스터 모두 positive 방향으로 이동하였고, 그 결과 문턱 전압, 이동도, 아문턱 기울기의 변화가 발생하였다. $SiO_2$의 경우 아문턱 기울기의 변화가 거의 없이 문턱 전압의 변화만을 보였고, 이는 단순히 ITZO층과 게이트 절연막 계면에 전자가 포획되거나 혹은 게이트 절연막 내에 전자가 주입이 되었기 때문이다. 반면에 $SiN_x$의 경우 ITZO층과 게이트 절연막 계면에 추가적인 결함(defect)이 생성되었기 때문에 $SiO_2$보다 더 많은 전자를 포획하여 아문턱 기울기와 문턱 전압의 변화가 컸다.

• Korean Journal of Materials Research
• /
• v.33 no.12
• /
• pp.511-516
• /
• 2023

Amorphous In-Ga-Zn-O (a-IGZO) thin film transistors (TFTs) with a coplanar structure were fabricated to investigate the feasibility of their potential application in large size organic light emitting diodes (OLEDs). Drain currents, used as functions of the gate voltages for the TFTs, showed the output currents had slight differences in the saturation region, just as the output currents of the etch stopper TFTs did. The maximum difference in the threshold voltages of the In-Ga-Zn-O (a-IGZO) TFTs was as small as approximately 0.57 V. After the application of a positive bias voltage stress for 50,000 s, the values of the threshold voltage of the coplanar structure TFTs were only slightly shifted, by 0.18 V, indicative of their stability. The coplanar structure TFTs were embedded in OLEDs and exhibited a maximum luminance as large as 500 nits, and their color gamut satisfied 99 % of the digital cinema initiatives, confirming their suitability for large size and high resolution OLEDs. Further, the image density of large-size OLEDs embedded with the coplanar structure TFTs was significantly enhanced compared with OLEDs embedded with conventional TFTs.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2018.06a
• /
• pp.126-126
• /
• 2018

최근 차세대 디스플레이인 flexible 하고 transparent 한 디스플레이 개발이 진행 중 이며, 이러한 디스플레이가 개발 되기 위해 백 플레인으로 사용되는 Thin Film Transistor (TFT) 또한 차세대 디스플레이 못지 않게 연구가 진행 되고 있다. 기존의 무기물을 기반으로 하고 Rigid한 TFT는 현재 많은 곳에 적용이 되어 사람들이 사용 하고 있다. 하지만 이미 시장은 포화상태이며 차세대 디스플레이 컨셉인 flexible 하고 투명한 것과 맞지 않는다. 그래서 유연하며 투명한 특성을 가진 TFT에 대한 연구가 활발히 진행 되고 있으며 많은 성과를 이루었다. 이러한 소자를 이용하여 훗날 Electronic-skin(e-skin)이라 부르는 전자 피부를 활용하여 실시간 모니터링 할 수 있는 헬스 케어 분야 등에 활용 가치 또한 높다. 현재 유연하며 투명한 기판 및 물질 개발에 많은 연구 개발이 진행 되고 있다. 하지만 유연한 기판을 사용하여 TFT를 제작한 후 stress나 bending에 대한 내구성과 안정성, 신뢰성 등이 무기물을 기반으로 한 TFT에 비해 좋지 않은 실정이다. 따라서 유연하며 투명한 기판을 사용한 TFT에 대한 안정성, 신뢰성 등을 확보하여야 한다. 본 연구 에서는 유연한 기판을 사용하여 TFT를 제작 한 후, TFT특성과 안정성을 확보하는 것을 목표로 실험을 진행하였다. 우리는 Mo전극과 Parylene 기판을 사용하여 유연한 TFT소자를 탑 게이트 구조로 제작 하였고 Rigid한 Glass기판 위에 Floating Process를 진행하기 위해 PVA층을 코팅 후 그 위에 Parylene을 CVD로 증착 하고 IGZO를 Sputter를 사용해 증착했다. Parylene은 DI Water 70도에서 Floating 공정을 통해 Rigid 기판에서 탈착 시켰다. 유연한 기판 위에 TFT를 제작 후 bending에 대한 특성 변화 및 안정성에 대한 측정을 실시하였다. Bending에 대한 특성 변화는 우수한 결과가 나왔지만 안정성 측정 중 Negative Bias Stress(NBS) 상에서 비정상적인 On Current Drop 현상이 발생 되었다. Parylene과 Channel층 사이 interface roughness로 인해 charge trap이 되고 이로 인해 On Current Drop 이라는 현상으로 나타났다. 그래서 우리는 Parylene 기판과 Channel 층간의 surface roughness를 개선하기 위한 방법으로 UV Treatment를 사용하였고 시간을 다르게 하여 surface 개선을 진행했다. Treatment 시간을 증가 시킴에 따라 Surface roughness가 많이 좋아 졌으며, Surface를 개선하고자 비정상적인 On Current Drop 현상이 없어졌으며 위 실험으로 Polymer의 surface roughness에 따라 TFT에 대한 안정성에 대한 신뢰성이 확보 될 수 있는 것을 확인 하였다.

• Journal of the Korean GEO-environmental Society
• /
• v.17 no.12
• /
• pp.55-64
• /
• 2016

In this paper bearing capacity and safety margin of shallow foundation on weathered soil ground against shear failure by using current design method of allowable stress design (ASD), load resistance factor design (LRFD) based on reliability analysis and partial safety factor design (PSFD) in Eurocode were estimated and compared to each other. Results of the plate loading test used in construction and design were collected and analysis of probability statistics on soil parameters affecting the bearing capacity of shallow foundation was performed to quantify the uncertainty of them and to investigate the resistance bias factor and covalence of ultimate bearing capacity. For the typical sections of shallow foundation in domestic field as examples, reliability index was obtained by reliability analysis (FORM) and the sensitivity analysis on soil parameters of probability variables was performed to investigate the effect of probability variable on shear failure. From stability analysis for these sections by ASD, LRFD with the target reiability index corresponding to the safety factor used in ASD and PSDF, safety margins were estimated respectively and compared.

• 한국정보디스플레이학회:학술대회논문집
• /
• 2008.10a
• /
• pp.107-108
• /
• 2008

The spectacular development of AMLCDs, been made possible by a-Si:H technology, still faces two major drawbacks due to the intrinsic structure of a-Si:H, namely a low mobility and most important a shift of the transfer characteristics of the TFTs when submitted to bias stress. This has lead to strong research in the crystallization of a-Si:H films by laser and furnace annealing to produce polycrystalline silicon TFTs. While these devices show improved mobility and stability, they suffer from uniformity over large areas and increased cost. In the last decade we have focused on microcrystalline silicon (${\mu}c$-Si:H) for bottom gate TFTs, which can hopefully meet all the requirements for mass production of large area AMOLED displays [1,2]. In this presentation we will focus on the transfer of a deposition process based on the use of $SiF_4$-Ar-$H_2$ mixtures from a small area research laboratory reactor into an industrial gen 1 AKT reactor. We will first discuss on the optimization of the process conditions leading to fully crystallized films without any amorphous incubation layer, suitable for bottom gate TFTS, as well as on the use of plasma diagnostics to increase the deposition rate up to 0.5 nm/s [3]. The use of silicon nanocrystals appears as an elegant way to circumvent the opposite requirements of a high deposition rate and a fully crystallized interface [4]. The optimized process conditions are transferred to large area substrates in an industrial environment, on which some process adjustment was required to reproduce the material properties achieved in the laboratory scale reactor. For optimized process conditions, the homogeneity of the optical and electronic properties of the ${\mu}c$-Si:H films deposited on $300{\times}400\;mm$ substrates was checked by a set of complementary techniques. Spectroscopic ellipsometry, Raman spectroscopy, dark conductivity, time resolved microwave conductivity and hydrogen evolution measurements allowed demonstrating an excellent homogeneity in the structure and transport properties of the films. On the basis of these results, optimized process conditions were applied to TFTs, for which both bottom gate and top gate structures were studied aiming to achieve characteristics suitable for driving AMOLED displays. Results on the homogeneity of the TFT characteristics over the large area substrates and stability will be presented, as well as their application as a backplane for an AMOLED display.