• 한국통신학회논문지
• /
• 제36권8B호
• /
• pp.1012-1020
• /
• 2011

분 논문에서는 해상 이동업무에 할당되어 있는 VHF 대역에서 선박과 육상간 및 선박과 선박간에 ${\pi}$/4-DQPSK 변조방법을 이용하여 디지털 데이터 및 e-mail을 교환하기 위한 기저대역 수신부 설계에 대하여 논한다 해상 통신 장치는 상대적으로 큰 주파수 불안정성을 허용하기 때문에, 상대적으로 큰 주파수 편이를 갖을 수 있는 수신 및 주파수 편이 등의 동기파라미터를 추정하고 이를 보상할 수 있는 기능을 갖도록 기저대역 수신기를 설계하였다. BER의 모의실험을 통하여 설계한 기저대역 수신기는 20% 이상의 정규화 주파수 편이가 존재하더라도 AWGN 채널환경하에서 0.5dB 이내의 성능열화가 있음을 확언 하였다.

• 대한전자공학회논문지
• /
• 제26권12호
• /
• pp.1903-1909
• /
• 1989

In this paper, the mobile communication CH simulator is implemented in the baseband, using the Digital Signal Processor(TMS320C25), A/D and D/A converters. The Rayleigh CH is modeled by shaping the random noise source power spectrum. The statistical characteristics(Level Crossing Rate, Cumulative distribution Function, Probability Density Function) and the received fading signal's power's spectrum is observed when the doppler frequency is varied according to the variation of the vehicular velocity at the 222MHz band. And also the BER is measured when the baseband mobile CH simulator is applied to the GMSK(Gaussian Minimum Shift Keying` transmission rate: 16kbps, Bb T=0.25) modulator. The results shows the similar characteristics to be compared with the theoritically derived BER values of the discriminator type GMSK detection.

• ETRI Journal
• /
• 제25권5호
• /
• pp.328-336
• /
• 2003

Bluetooth is a specification for short-range wireless communication using the 2.4 GHz ISM band. It emphasizes low complexity, low power, and low cost. This paper describes an area-efficient digital baseband module for wireless technology. For area-efficiency, we carefully consider hardware and software partitioning. We implement complex control tasks of the Bluetooth baseband layer protocols in software running on an embedded microcontroller. Hardware-efficient functions, such as low-level bitstream link control; host controller interfaces (HCIs), such as universal asynchronous receiver transmitter (UART) and universal serial bus (USB)interfaces; and audio Codec are performed by dedicated hardware blocks. Furthermore, we eliminate FIFOs for data buffering between hardware functional units. The design is done using fully synthesizable Verilog HDL to enhance the portability between process technologies so that our module can be easily integrated as an intellectual property core no system-on-a-chip (SoC) ASICs. A field programmable gate array (FPGA) prototype of this module was tested for functional verification and realtime operation of file and bitstream transfers between PCs. The module was fabricated in a $0.25-{\mu}m$ CMOS technology, the core size of which was only 2.79 $mm{\times}2.80mm$.

• 디지털산업정보학회논문지
• /
• 제16권1호
• /
• pp.93-98
• /
• 2020

Research on underwater sensor networks is increasing due to such reasons as marine resource management, maritime disaster prediction and military protection. Many underwater sensor networks performs wireless communication using an acoustic sound wave band signal having a relatively low frequency. So the digital part of their modem can take charge of carrier band signal processing. To enable this, the sampling rate of the baseband band signal should be increased to a sampling rate at which carrier band signal processing is possible. In this paper, we designed a sampling rate increasing circuit based on a CIC interpolator for underwater sensor nodes. The CIC interpolator has a simple circuit structure. However, since the CIC interpolator has a large attenuation of the pass band and a wide transition band, an inverse sinc LPF is added to compensate for frequency response of the CIC interpolator. The proposed interpolator was verified in time domain and frequency domain using ModelSim and Matlab.

• 한국음향학회지
• /
• 제9권2호
• /
• pp.61-69
• /
• 1990

디지틀 통신에서 매우 중요한 문제인 비트 동기화(bit synchronization)를 기저대역(baseband)의 PAM 신호에 대하여 weighted least square 추정 기법과 등가인 Gauss-Markov 추정 기법을 연구하였다. 백색 가우시안 확류분포를 갖는 잡음하에서, 천이 위상(Transition phase)과 데이터 레벨의 추정을 2차원적으로 동시에 수행하여 수신단에서 완전한 신호를 복원하는, 검파기 포함형의 비트 동기화기(synchronizer) 실현에 관한 연구를 수행하였다. 컴퓨터 시물레이션으로 실현성을 확인하였으며, 기존의 대표적 비트 동기화 방식인 maximum likelihood 추정 이론에 근거한 DTTL(digital data transition tracking loop)와 그리고 minimum likelihood 추정 기법에 근거한 방식과의 추정 오차성능을 비교 평가하였다.

• 한국항행학회논문지
• /
• 제18권6호
• /
• pp.541-545
• /
• 2014

ITU-R M.1842-1은 해상 이동 서비스를 위한 RR Appendix18 채널에서 VHF 대역의 디지털 통신의 가이드라인을 제공하는 국제 권고안이다. 본 논문에서는 ITU-R M.1842-1 Annex1에서 제시하는 28.8 kbps 급 ${\pi}$/4-DQPSK 디지털 기저대역 모뎀을 시뮬레이션하고, FPGA로 설계 및 구현한다. 권고안에 패킷구조가 아직 정의되지 않은 상태이므로 패킷검출 및 동기화를 위해 Cazac 시퀀스를 프리앰블로 사용한다. 기저대역 변복조 모뎀은 VHDL로 설계되어 자이링스사의 Atrix7 FPGA 칩이 장착된 NEXYS4 개발 플랫폼에 구현된다. 무선 통신 테스트를 수행하기 위해 ADC/DAC 보드를 제작하고, RF 모듈로서 EV9730을 장착하여 통합 프로토타입을 구현하고 실험한다. 권고안에 정의된 바와 같이 송수신신호는 25 kHz 대역폭을 유지하고, 송수신 플랫폼간 통신이 정상적으로 이루어짐을 실험을 통해 확인한다.

• 한국산학기술학회논문지
• /
• 제18권5호
• /
• pp.336-342
• /
• 2017

최근 해양 자원 개발뿐만 아니라 지구 온난화에 따른 해양 환경 모니터링 및 해양 재난 대비 등을 위하여 수중 무선통신에 대한 연구가 요구되고 있다. 대부분의 수중 무선 통신에서는 수중에서의 매질 특성 및 환경 변화 특성을 고려하여 수십 KHz 대역의 음파를 이용하며, 특히 DSP를 비롯한 프로세서를 기반으로 하여 모뎀 연구가 진행되고 있다. 본 연구에서는 수중 관측 및 제어를 위한 수중 음향 통신 시스템 중 수중기지제어국과 수중기지국 간의 음향 통신을 위한 Digital Up Converter(DUC)와 Digital Down Converter(DDC)를 연구하였다. 수중 음향 통신 시스템은 사용 환경의 제약 때문에 소형 및 저전력 시스템을 추구한다. 따라서, 본 연구에서는 DUC 및 DDC 전용 하드웨어 모듈을 설계하였다. 수중 음향 통신 시스템의 4개의 링크를 지원하며, 각각 샘플링 레이트 및 주파수를 변환하였다. Verilog-HDL를 사용하여 설계하였으며, ModelSim 환경에서 수중 음향 통신 시스템의 베이스밴드 신호를 이용하여 동작을 검증하였다.

• 한국통신학회논문지
• /
• 제15권12호
• /
• pp.1044-1052
• /
• 1990

비트 동기화(bit synchronization)를 기저 대역의 PAM 신호에 대하여 weighted least square 추정 기법과 등가인 Gauss Markov 추정을 이용하여 연구하였다. 백색 가우시안 확률 분포를 갖는 잡음하에서, 천이 위상과 데이터 레벨의 추정을 2차원적으로 동시에 수행하여 수신단에서 완전한 신호를 복원하는, 검파기 포함형의 비트 동기화기(synchronizer) 실현에 관한 연구를 수행하였다. 컴퓨터 시뮬레이션으로 실현성을 확인하였으며, 기존의 대표적 동기화 방식인 maximum likehood 추정 이론에 근거한 DTTL(digital data transition tracking loop)와 그리고 minimum likehood 추정 기법에 근거한 방식과의 추정 오차 성능을 비교 평가하였다.

• 전기전자학회논문지
• /
• 제2권1호
• /
• pp.1-14
• /
• 1998

본 논문에서는 초고속 정보통신망에 이용할 수 있는 이동수신 시스템 단말기의 RF 핵심부품인 안테나, 저잡음 증폭기, 혼합기, VCO와 베이스밴드 처리부에서의 변복조 시스템을 연구하였다. 고속 디지털 통신을 행하는 경우, 안테나의 대역폭과 멀티패스에 의해 생기는 선택성 페이딩이 커다란 문제가 될 수 있는 데 이를 해결하기 위한 방안으로 루프구조의 자계 안테나 특성을 갖는 광대역 소형 MSA(Microstrip Antenna)를 설계 제작하였다. 2단 저잡음 증폭기는 잡음 특성이 우수한 NE32584C를 사용하여 첫단에서 0.4dB 이하의 잡음지수를 갖도록 최적화 하였으며, 두 번째 단은 충분한 이득을 얻을 수 있도록 설계하였다. 그 결과 전체 잡음 지수는 중심 주파수에서 약 0.5dB, 이득은 39dB를 얻었다. 분포형 주파수 혼합기는 Dual-Gate GaAs MESFET를 사용하여 입력단에 하이브리드를 사용하지 않고 10dB 이상의 LO/RF 분리도를 얻었고, 회로의 크기를 최소화하였다. 또한, 선형적인 혼합 신호를 출력하여 베이스밴드에서의 신호왜곡을 감소 시켰으며, 주파수 혼합작용과 증폭작용이 동시에 이루어지므로 변환이득을 얻을 수 있고 분포형 증폭이론을 적용하여 광대역특성을 갖도록 설계하였다. VCO(voltage control oscillator)의 설계는 대신호 해석을 통한 발진기 이론을 도입하여 비교적 안정된 신호를 출력할 수 있도록 설계 제작하였다. 베이스밴드 처리부의 변복조 시스템은 선호의 대역폭을 넓히고 내잡음 간섭성 등에 우수한 방식으로 알려져 있는 DS/SS(Direct Sequence/spread Spectrum) 방식의 시스템 설계이론을 적용하였다. 본 연구에서는 BER 특성이 우수하고 고속 디지털 신호처리에 유리한 DQPSK 변/복조방식을 채택하였으며 PN 부호 발생기는 m-계열 부호를 출력하도록 하였다.

• The Journal of the Acoustical Society of Korea
• /
• 제21권1E호
• /
• pp.18-24
• /
• 2002

This paper discusses the development of an acoustic vector channel simulator for the performance analysis of an acoustic digital communication system. The channel simulator consists of transmission module, acoustic channel model, receiver, beamformer, and adaptive equalizer. The source signal (QPSK) is generated by the specified parameters. The transmitted signal generates multipath signals which have a different delay, amplitude and doppler frequency. The paper presents in details the approach to the performance analysis of an acoustic digital communication system according to the antenna structure and the various baseband signal processing techniques.