• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.431-432
• /
• 2012

In the era of 20 nm scaled semiconductor volume manufacturing, Microelectronics Manufacturing Engineering Education is presented in this paper. The purpose of microelectronic engineering education is to educate engineers to work in the semiconductor industry; it is therefore should be considered even before than technology development. Three Microelectronics Manufacturing Engineering related courses are introduced, and how undergraduate students acquired hands-on experience on Microelectronics fabrication and manufacturing. Conventionally employed wire bonding was recognized as not only an additional parasitic source in high-frequency mobile applications due to the increased inductance caused from the wiring loop, but also a huddle for minimizing IC packaging footprint. To alleviate the concerns, chip bumping technologies such as flip chip bumping and pillar bumping have been suggested as promising chip assembly methods to provide high-density interconnects and lower signal propagation delay [1,2]. Aluminum as metal interconnecting material over the decades in integrated circuits (ICs) manufacturing has been rapidly replaced with copper in majority IC products. A single copper metal layer with various test patterns of lines and vias and $400{\mu}m$ by $400{\mu}m$ interconnected pads are formed. Mask M1 allows metal interconnection patterns on 4" wafers with AZ1512 positive tone photoresist, and Cu/TiN/Ti layers are wet etched in two steps. We employed WPR, a thick patternable negative photoresist, manufactured by JSR Corp., which is specifically developed as dielectric material for multi- chip packaging (MCP) and package-on-package (PoP). Spin-coating at 1,000 rpm, i-line UV exposure, and 1 hour curing at $110^{\circ}C$ allows about $25{\mu}m$ thick passivation layer before performing wafer level soldering. Conventional Si3N4 passivation between Cu and WPR layer using plasma CVD can be an optional. To practice the board level flip chip assembly, individual students draw their own fan-outs of 40 rectangle pads using Eagle CAD, a free PCB artwork EDA. Individuals then transfer the test circuitry on a blank CCFL board followed by Cu etching and solder mask processes. Negative dry film resist (DFR), Accimage$^{(R)}$, manufactured by Kolon Industries, Inc., was used for solder resist for ball grid array (BGA). We demonstrated how Microelectronics Manufacturing Engineering education has been performed by presenting brief intermediate by-product from undergraduate and graduate students. Microelectronics Manufacturing Engineering, once again, is to educating engineers to actively work in the area of semiconductor manufacturing. Through one semester senior level hands-on laboratory course, participating students will have clearer understanding on microelectronics manufacturing and realized the importance of manufacturing yield in practice.

• 지구물리
• /
• 제3권4호
• /
• pp.269-280
• /
• 2000

도심지역 철도 주변에서 열차의 주행으로 인해 발생되는 철도 진동이 심각한 공해진동으로 부각되고 있다. 이러한 철도진동으로 부터의 피해를 저감시킬 수 있는 방안을 탐색해 보고자, 대전 도심 지역을 통과하는 철도 주변에서의 철도 진동 실태를 조사하였다. 열차가 통과하는 주행 방향과 수직한 지표면을 따라 5m 간격으로 55m까지 일정한 거리 상에서 1초 간격으로 Z축 진동값을 측정하였다. 측정 조사된 총 353개의 자료 셀마다 $L_{10}$ 값을 산출하여 진동측정치와의 거리, 열차의 속력, 차량수와의 상관 관계를 분석하였다. 분석결과 지반을 전파하는 철도진동은 철도중심에서 대략 25m 이내의 지역에서는 소음 진동규제법에서 제시한 허용기준 60dB이상으로 나타났으며, 속력 변화에 대한 진동 값의 변화가 작아 모든 속력의 열차에 대해 공해진동이 존재하였다. 한편 철도 주변 공구 밖에서는 공구가 없는 경우보다 진동값이 대체로 10%정도 감소하여 철도진동 저감에 공구 설치가 효과적인 것으로 판단된다. 실제의 지반을 대상으로 방진구를 설치하고 일정 높이에서 철구를 떨어뜨려 진동전달실험을 실시한 결과에서도 진동원으로부터 일정한 거리를 확보하면 공해진동으로부터 벗어날 수 있었으며, 공구를 설치할 경우 공구의 깊이, 위치 등의 변화에 따라 진동 저감 효과가 크게 나타났다. 대전도심지역 철도진동 실태분석 및 실험 연구결과를 종합해 볼 때 거리감쇠효과를 적용하거나 공구를 설치함으로써 철도진동으로 인한 피해를 상당히 저감시킬 수 있는 것으로 밝혀졌다. 따라서 철도에 근접한 많은 주택 및 주민의 진동 피해를 저감시키기 위하여 도심지역에서 철도와 나란하게 공구를 설치하고 이를 효율적으로 이용하는 방안이 적극 검토되어야 할 것으로 판단된다.