• 한국통신학회논문지
• /
• 제35권6B호
• /
• pp.954-961
• /
• 2010

스트림 암호는 블록 암호보다 안전성은 떨어지지만 수행 속도가 빠른 것이 큰 장점이었다. 그러나 최근까지 블록 암호의 수행 속도를 개선한 알고리즘 개발로 지금은 AES의 경우 스트림 암호와 수행 속도 차가 거의 없게 되어, 안전하면서 빠른 스트림 암호 개발이 절실히 요구된다. 본 논문에서는 ASR(Arithmetic Shift Register)과 간단한 논리연산으로 구성된 32비트 출력의 고속 스트림 암호 AA32를 제안한다. 제안한 알고리즘은 소프트웨어 구현이 쉽게 디자인된 스트림 암호 알고리즘으로 128비트 키를 지원하고 있으며, 워드와 바이트 단위로 연산을 수행한다. AA32의 전체 구성은 선형 궤환 순서기(Linear Feedback Sequencer)로 ASR 151비트를 적용하였고, 축소함수는 비선형(Non-Linear) 연산을 위한 S-박스를 사용하지 않고 간단한 논리연산을 사용한 크게 두 부분으로 구성되어 있는 매우 간결한 구조의 스트림 암호이다. 제안한 스트림 암호 AA32는 SSC2, Salsa20 보다 수행 속도 테스트결과 빠른 결과를 보여주고 있으며, 안전성 또한 현대 암호 알고리즘이 필요로 하는 안전성을 만족하고 있다. 제안한 암호 알고리즘은 휴대폰과 같은 무선 인터넷 환경과 DRM(Digital Right Management) 등과 같은 실시간 처리가 필요한 분야와 제한된 환경인 무선 센서 네트워크(Wireless Sensor Network)에 사용 가능한 고속 스트림 암호 알고리즘이다.

• 방송공학회논문지
• /
• 제16권2호
• /
• pp.339-349
• /
• 2011

고해상도 비디오에 대한 압축 성능 향상을 위해 내부 연산 비트 깊이를 증가시키는 IBDI (Internal Bit Depth Increase) 기법은 괄목할 만한 부호화 효율 증가 이득을 얻을 수 있었지만, 참조 영상을 저장하기 위해 소요되는 내부 메모리가 증가하는 문제가 발생한다. 따라서 IBDI 기법의 부호화 효율은 유지하면서 내부 메모리 증가 문제를 해결하기 위해 메모리 압축 기법이 제안되었다. 기존 메모리 압축 기법은 영상의 각 수행블록마다 일정량의 부가정보를 이용하여 메모리 압축을 수행함으로써, 부호화 효율은 유지하면서 내부 메모리를 성공적으로 줄일 수 있었다. 하지만 각각의 수행블록마다 발생하는 부가정보에 의해 메모리 압축 성능이 제한되는 한계가 존재한다. 따라서 본 논문에서는 기존 메모리 압축 방법의 한계를 극복하기 위해, 발생하는 부가정보량을 크게 줄일 수 있도록 선택적 수행블록 병합을 이용한 메모리 압축 방법을 제안하였다. 제안 방법을 통해 부호화 효율을 기존 메모리 압축 방법과 동일하게 유지하면서 메모리 압축에 의해 발생하는 부가정보량은 크게 감소하는 이득을 얻을 수 있었다.

• 한국환경독성학회:학술대회논문집
• /
• 한국환경독성학회 2003년도 추계국제학술대회
• /
• pp.170-170
• /
• 2003

An initial study has been conducted with Korea Institute of Geoscience and Mineral resources and National Institute of Environment Research to evaluate the distribution of radon levels and their risk levels of groundwater in Korea. Probability distribution of 616 samples was log-normal one with 1,867pCi/L as arithmetic value, 920pCi/L as median and 40,010pCi/L as maximum during iou. years(1999-2002). In addition, 10% of total samples are in excess of 4,000pCi/L, 20% in excess of 2,700pCi/L, and 30% in excess of 1,700pCi/L, and 15 samples exceeds 10,000pCi/L. Total samples are grouped into 10 areas and 5 rocks unit, and difference of concentrations among areas and rocks are statistically significant(respectively, p<0.0001). The highest area is Daejeon located in ogcheon metamorphic rocks and granitic rocks, and most of all sites with high concentration sites are located in granitic rocks. The lowest area is Jeju located in volcanic rocks. We have estimated excess cancer risks of radon based on these data. To estimate risks, first of all, use patterns of groundwater are categorized with 6 groups: for drinking, household, farming, washing cars, raising stock, and others. We considered risk only for drinking water and household water because radon is rapidly dispersed before it of other use reach human respiratory organs. We select 565 samples for risk analysis, and applied unit risk which is 6.6210-7 per pCi/L to be recommended by NAS committee. Unit risk was derived from considering radon ingestion and radon inhalation from water use. When estimating risk, we analyzed PDF of concentration and represented risk as 50 and 95 percentile values to consider uncertainty with Monte-Carlo simulation. It results in 10-4 level of their excess cancer risk and in 10-2 level in some areas with high concentration of radon. It must be monitor periodically and take adequate actions in these risky sites. We recommend that it needs to take more survey and finally set guideline for radon regulation in groundwater.

• ETRI Journal
• /
• 제42권4호
• /
• pp.491-504
• /
• 2020

We present AB9, a neural processor for inference acceleration. AB9 consists of a systolic tensor core (STC) neural network accelerator designed to accelerate artificial intelligence applications by exploiting the data reuse and parallelism characteristics inherent in neural networks while providing fast access to large on-chip memory. Complementing the hardware is an intuitive and user-friendly development environment that includes a simulator and an implementation flow that provides a high degree of programmability with a short development time. Along with a 40-TFLOP STC that includes 32k arithmetic units and over 36 MB of on-chip SRAM, our baseline implementation of AB9 consists of a 1-GHz quad-core setup with other various industry-standard peripheral intellectual properties. The acceleration performance and power efficiency were evaluated using YOLOv2, and the results show that AB9 has superior performance and power efficiency to that of a general-purpose graphics processing unit implementation. AB9 has been taped out in the TSMC 28-nm process with a chip size of 17 × 23 ㎟. Delivery is expected later this year.

• 대한전자공학회논문지TC
• /
• 제43권11호
• /
• pp.185-191
• /
• 2006

DSRC(Dedicated Short Range Communication)은 도로변의 RSE(Road Side Equipment)와 고속으로 이동하는 차량의 단말인 OBE(On-Board Equipment)간의 통신을 위한 단거리 전용 무선 통신 표준이다. 본 논문에서는 국내의 TTA(Telecommunication Technology Association) 표준에 호환되는 DSRC 규격에 따라 5.8GHz DSRC 모뎀을 구현하고, 이를 제어하고 연산처리를 수행할 수 있도록 ARM9 CPU를 임베딩 시킨 SoC(System on a Chip)에 대한 구현과정 및 제작한 SoC를 장착시킨 OBE 단말의 테스트결과에 대해 제시하였다. 본 논문에서 구현한 SoC는 0.11 um 공정을 적용하였으며 480 핀 EPBGA 패키지로 설계되었다. 제작 SoC ($Jaguar^{TM}$)에는 5.8GHz용 DSRC PHY(Physical Layer) 모뎀과 MAC 블록을 설계하여 장착하였으며, ARM926EJ-S 코어를 CPU로 사용하였고, LCD 콘트롤러, 스마트카드 콘트롤러, 이더넷 MAC 코어, 메모리 콘트롤러 등을 주요 기능으로 포함시켰다.

• 대한전자공학회논문지SP
• /
• 제47권3호
• /
• pp.81-86
• /
• 2010

CORDIC (COordinate Rotation DIgital Computer) 은 간단한 하드웨어로 벡터의 위상으로의 변환이나 회전 등의 위상 연산을 할 수 있으므로 OFDM 수신 시스템에서의 주파수 동기부를 설계할 때 효과적으로 사용될 수 있다. 그러나 CORDIC 알고리듬에서 위상을 표현하는 방향 시퀀스 (direction sequence, DS) 가 선형적이지 않기 때문에 사용상의 많은 제약이 존재한다. 본 논문에서는 근사적 선형성을 지닌 LBDS (linearized binary direction sequence) 표현 방법을 제안하고, LBDS의 최대 위상오차에 대해 분석한다. 또한 DS로부터 LBDS로 변환하는 하드웨어와 그 역변환 하드웨어의 구조를 제안한다. LBDS를 채택하면 위상 추정, 주파수 오차 루프 필터링, 위상 보정 역회전 등 주파수 동기의 전 과정에 CORDIC과 일반적인 산술 연산기를 사용할 수 있다. T-DMB 복조기에 사용될 수 있는 22비트 LBDS에 대한 예도 기술된다.

• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1495-1507
• /
• 1993

본 논문에서 마이크로프로그램 제어방식을 이용하여 CDP(Compact Disc Player)에서 사용되는 RS 부호(Reed-Solomon code)의 복호기를 설계하였다. 사용한 복호방법은 Newton 항등식들로 부터 얻어진 연립방정식들을 이용하여 오류위치다항식의 계수들을 구하고, C2(외부호)복호에서의 소실데이타 개수를 확인한다. 또한 C2복호에서 소실데이타 값들을 C1(내부호)복호 결과와 신드롬들을 이용하여 구한다. 이와 같은 복호방법을 이용하여 4개의 소실정정까지 할 수 있도록 해서 오류정정능력을 높였다. 설계한 복호기는 오류정정에 필요한 GF(28)상에서 연산을 수행할 수 있는 복호연산기와 프로그램 ROM을 가지고있는 복호제어기 띤 마이크로명령어(microinstruction)들로 구성된다. 마이크로명령어들을 이용하여 RS부호의 복호 알고리즘을 프로그램할 수 있으며, 성능향상이나 다른 용도에 사용하기 위해서는 프로그램 ROM만 바꾸면 가능하므로 간편하다. 본 논문에서 설계한 복호기는 Verilog HDL의 Logic Level Modeling을 이용하여 구현했으며, 설계된 복호기에서 각 마이크로명명령어들은 14비트(=1 word)이고, 프로그램 ROM의 크기는 360 word이다. 또한 C1과 C2를 모두 복호하는데 걸리는 최대시간은 424 clock-cycle이다.

• 한국정보통신학회논문지
• /
• 제13권4호
• /
• pp.727-736
• /
• 2009

본 논문에서는 모바일 벡터 그래픽 가속기용 역코사인 연산 회로를 설계하였다. 모바일 그래픽스 응용은 기존 데스크 톱 컴퓨터에 비해 면적, 연산 시간, 전력 소모와 정밀도 측면에서 제약이 크다. 설계한 역코사인 함수 회로는 연산시간과 정밀도 조건을 만족하기 위해 IEEE 표준 부동 소수점 데이터 형식을 사용하며, 계수 테이블을 사용하는 2차 다항식 근사 기법을 채택하였으며, 하드웨어 공유 기법을 통해 면적을 감소시켰다. 역코사인 회로는 약 15,280개의 게이트로 구성되며, $0.35{\mu}m$ CMOS 공정 조건에서 약 125 Mhz의 동작 주파수를 가진다. 7개의 클록 사이클에 역코사인 함수를 구현하므로, 설계된 회로는 약 17.85 MOPS의 연산 성능을 갖고 있어서 OpenVG 프로세서에 적용이 가능하다. 또한 융통성 있는 구조 특성으로 설계된 회로는 ROM 내용의 교체와 속규모의 하드웨어 변경을 통해 지수함수, 삼각함수, 로그 함수와 같은 다른 초월함수에 적용이 가능하다.

• 대한수학교육학회지:학교수학
• /
• 제13권4호
• /
• pp.675-696
• /
• 2011

본 연구의 목적은 분수에 대한 PCK와 수업 실제를 알아보고 교사의 전문성 향상을 위한 함의점을 알아보는 것이다. 이를 위해 분수 영역에서 PCK 분석 준거를 설정한 후 PCK 질문지를 이용하여 교사의 PCK를 분석하였고, 분수 수업 실제를 관찰, 분석하였다. 3명의 교사를 대상으로 4학년은 '1. 분수의 덧셈과 뺄셈', 5학년은 '2. 분수의 나눗셈' 단원을 선정하여 수업을 관찰하여 교사의 PCK와 비교 분석하였다. 연구 결과는 다음과 같다. 교수 방법에 대한 지식과 실제 수업은 어느 정도 상관관계가 있는 것으로 보인다. PCK가 풍부한 A, C교사의 경우 교사가 갖고 있는 PCK를 실제 수업에서 적용하는 모습을 보였으나, 상대적으로 약한 B교사의 경우는 갖고 있는 PCK가 실제 수업에서는 발현되지 못하였다. 또 교사가 갖고 있는 PCK는 학습자의 태도, 학교 상황 등에 영향을 받기도 하였다. 따라서 교사의 분수에 대한 PCK를 향상시키기 위해서는 전문성 신장을 위한 연수 프로그램 확충과 예비교사를 위한 PCK 교육 프로그램의 개발이 필요하다.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2012년도 추계학술대회
• /
• pp.229-232
• /
• 2012

본 논문에서는 Improved Normalized Min-Sum(INMS) 복호 알고리듬을 적용한 LDPC 복호기의 복호성능 및 복호 수렴속도를 고정소수점 Matlab 모델링과 시뮬레이션을 통해 분석한 후, Verilog-HDL로 하드웨어를 설계하였다. 설계된 LDPC 복호기는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)을 지원한다. 하드웨어 복잡도를 고려하여 layered 복호방식의 블록-시리얼(부분병렬) 구조로 설계하였으며, SM(sign-magnitude) 수체계 연산을 기반으로 하는 DFU(Decoding Function Unit)를 적용하여 면적을 최소화하였다. 기존의 DFU에 적용된 min-sum 복호 알고리듬 보다 복호성능이 좋은 INMS 복호 알고리듬을 적용함으로써 LLR 비트 수를 1-비트 감소시켜 하드웨어를 최적화시켰다.