• 정보처리학회논문지A
• /
• 제12A권5호
• /
• pp.365-374
• /
• 2005

신뢰성 있는 내장 실시간 시스템을 구축하기 위해서는 프로그램의 스케줄링 가능성 여부를 검증해야 한다 스케줄링 가능성 분석을 위해서 는 프로그램의 최악실행시간 정보가 필수적인 요소이다. 최악실행시간 분석은 두 단계로 나된다. 첫 번째 단계에서는 프로그램 언어 구문상의 흐름을 분석하고, 두 번째 단계에서는 수행되는 흐름 경로상의 하드웨어적인 요소를 고려하여 수행시간을 분석한다. 본 논문에서는 XScale 프로세서를 대상으로 하는 최악실행시간 통합 분석 도구인 WATER(WCET Analysis Tool for Embedded Real-time system)를 설계하고 구현한다. 상위 수준의 흐름 분석기와 하위 수준의 실행시간 분석기로 이루어진 WATER의 구조를 소개하고 소프트웨어의 실제 측정과 WATER의 분석 결과를 비교한다.

• 한국정보통신학회논문지
• /
• 제8권7호
• /
• pp.1553-1557
• /
• 2004

임베디드 하드웨어 유전자 알고리즘을 위한 실시간 처리 시스템을 설계하였다. 제안된 시스템은 유전자 알고리즘의 기본 모듈인 selection, crossover, 및 mutation과 evaluation을 병행적으로 동작시키기 위해서 이중 프로세서로 구현하였다. 구현된 시스템은 두개의 Xscale 프로세서와 진화 하드웨어가 내장된 FPGA 로 구성되었다. 또한 본 시스템은 유전자 알고리즘의 기본 모듈 수행이 두 개의 프로세서에 자동으로 균등 배분되는 구조를 지니고 있어, 유전자 알고리즘 처리의 효율성을 극대화 할 수 있다. 제안된 임베디드 하드웨어 유전자 알고리즘 처리 시스템은 임베디드 리눅스 운영체제에서 수행되며 진화 하드웨어에서 실시간으로 처리된다. 또한 제안된 이중 프로세서의 각 프로세서 모듈은 동일한 구조로 가지고 있으므로 여러 개의 모듈을 직렬 연결하여 빠른 하드웨어 유전자 알고리즘 실시간 처리에 그대로 사용될 수 있다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제15권7호
• /
• pp.469-477
• /
• 2009

제한된 용량의 배터리로 동작해야 하는 모바일 시스템에서는 소프트웨어 설계시 성능뿐만 아니라 전력소모도 고려해야 한다. 따라서 소프트웨어의 실행 중에 전력소모를 정확하게 예측할 수 있으면 전력과 성능을 고려한 효율적인 소프트웨어의 설계가 가능해진다. 본 논문에서는 모바일 프로세서의 전력소모 예측을 위해 정량적으로 프로세서의 동작을 분석하고 모델링 하는 통계적인 분석 방법을 제안한다. 제안된 방식은 다양한 벤치마크 프로그램들을 실행하여 프로세서의 성능 모니터링 이벤트들과 전력소모 데이터를 수집한 후 계층적 클러스터링(hierarchical clustering) 분석 등을 적용하여 서로 중복되지 않으면서 전력소모에 크게 기여하는 대표적인 성능 모니터링 이벤트들을 추출한다. 전력 예측 모델은 선택된 성능 모니터링 이벤트들이 독립변수가 되고 전력소모가 종속변수가 되는 회귀분석(regression analysis)을 수행하여 개발한다. 전력 예측 모델은 Intel XScale 아키텍처 기반의 PXA320 모바일 프로세서에 적용하여 평균 4% 이내의 에러율로 전력소모를 예측할 수 있음을 보인다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2007년도 추계학술발표대회
• /
• pp.974-977
• /
• 2007

본 논문은 성능 카운터를 이용하여 Intel XScale 마이크로아키텍쳐 기반의 Marvell PXA320 프로세서에 대한 성능 모니터링을 구현하였다. Windows CE 운영체제 환경의 응용프로그램에 대하여 DVFS 구성에 따른 각각의 벤치마크를 측정하였고, 성능 이벤트에 따른 성능 카운터 값을 측정 하였다. 성능 모니터링으로 측정된 데이터를 기반으로 DVFS 기법을 위한 스케줄링이 가능하다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2004년도 학술대회 논문집 정보 및 제어부문
• /
• pp.711-713
• /
• 2004

In the past time, the protection relay did only a protection function. Currently, its upgraded device i.e. IED(Intelligent Electric Device) has been designed to protect, control, and monitor the whole power system automatically. Also the device is desired to successfully measure important elements of the power system. This paper considers design method of a digital protection IED with a function of measuring various elements and a communication function. The protection IED is composed of the specific function modules that are signal process module, communication module, input/output module and main control module. A signal process module use a DSP processor for analysis of input signal. Main control module use a embedded processor, Xscale, that has an ARM Core. The communication protocol uses IEC61850 protocol that becomes standard in the future. The protection IED is able to process mass information with high-performance processor. As each function module is designed individually, the reliability of the device can be enhanced.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (A)
• /
• pp.328-330
• /
• 2006

동적 전력 관리 기법을 활용한 프로세서의 등장은 고성능 임베디드 장치들의 저전력 설계에 있어서 큰 영향을 주고 있다 특히, XSCALE과 같은 고성능 프로세서의 소비전력은 동작 클럭의 속도와 비례하여 빠르게 증가하고 있으며, 이를 극복하기 위한 다양한 기법이 제시되었다. 동적 전력 관리 기법은 크게 1) 동적 전압 관리 기법과 동적 프리퀀시 관리 기법으로 구분된다. 동적 프리퀀시 관리 기법을 사용한 프로세서는 필요에 따라 프로세서의 동작 클럭 속도를 변경한다. 이는 전체적인 프로세서 성능의 저하를 수반하게 된다 특히, 주변 장치들의 전력 관리가 동시에 이루어지지 않을 경우에는 시스템의 전체적인 성능에 큰 영향을 끼치게 된다. I/O 장치의 인터럽트는 CPU의 현재 실행을 잠시 멈추고, 인터럽트 처리를 우선적으로 수행하도록 한다. 따라서 CPU가 처리할 수 있는 양보다 많은 인터럽트 발생은 인터럽트 처리 이후에 실제 응용 프로그램들이 동작할 시간을 줄이게 되어 CPU는 살아있으나, 인터럽트 이외의 실제 프로세스 실행을 진행할 수 없는 라이브륵(livelock) 현상이 발생한다. 동적 프리퀀시 스케일링을 사용하는 경우, 프로세서의 동작 속도 저하로 인한 livelock 현상이 발생할 수 있으며 이를 막기 위하여, 인터럽트 처리를 제한하는 기법을 제시한다.

• 한국인터넷방송통신학회논문지
• /
• 제8권5호
• /
• pp.137-147
• /
• 2008

최근에 및 온도관리는 현대 컴퓨터 시스템의 주요 관심사로 대두되고 있다. 에너지의 효율성은 모바일과 임베디드 시스템의 중요한 특성이다. 최근의 고성능 모바일 프로세서의 에너지 요구 증가와 짧은 배터리 수명, 발열로 인한 에너지 손실 등으로 인한 전력소모 때문에 전력과 에너지 소모를 줄이기 위한 많은 연구가 진행되고 있다. 본 논문은 성능 카운터를 이용하여 Intel XScale 마이크로아키텍춰 기반인 Marvell PXA320 프로세서에 대한 주파수/전압 변경과 성능 모니터링을 구현하였다. 또한, Windows CE 운영체제 환경의 응용프로그램에 대하여 DVFS 구성에 따른 각각의 벤치마크로 측정하고, 성능 이벤트에 따른 성능 카운터 값을 측정하고, 성능 카운터 값을 CPU의 전압과 전류와 동기화된 데이터를 랩뷰로 사용하여 측정하였다. 또한, 성능 모니터링으로 측정한 데이터를 기반으로 전력관리 기법을 위한 스케쥴링이 가능하고, 측정한 전압과 전류로 실제 전력 소모량 파악이 가능하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 가을 학술발표논문집 Vol.31 No.2 (1)
• /
• pp.352-354
• /
• 2004

언제, 어디서나 사용자가 원할 때 시스템을 사용할 수 있는 유비쿼터스 분야에 대한 관심이 고조되는 가운데 전등, TV, 오디오, 전자 열쇠 등을 제어하는 홈 제어 시스템이 개발되어 상용화되고 있는 것이 요즘의 추세이다. 이렇게 유비쿼터스가 급격히 진보됨에 따라 같이 대두되는 부분이 바로 보안이다. 언제, 어디서나 사용자가 원할 때 시스템을 사용해야 하지만 반드시 자격을 가지고 있는 사용자만이 이용할 수 있어야 한다. 본 논문에서는 인텔 XScale 프로세서 기반의 하드웨어 시스템에서 임베디드 리눅스 운영체제를 이용하여 홈 제어 시스템을 구현하였다. 또한 인증 모듈을 적용함으로써 보안을 강화시켰다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.493-497
• /
• 2005

본 논문은 무선의 임베디드 시스템 환경에서, VoIP 시스템을 구성하는 프로토콜 요소 중의 하나인 SIP를 이용한 User Agent의 구현에 관한 연구이다. User Agent는 설정 블록과, 주변 장치를 제어하기 위한 디바이스 쓰래드 블록, SIP 메시지를 처리하기 위한 SIP 스택 블록으로 구성하였다. 디바이스 쓰래드는 RTP 쓰래드 블록과 사운드 카드 처리 블록으로 구성하였으며, SIP 스택은 프락시 이벤트를 처리하는 워커 쓰래드 블록과 SIP 메시지를 전송하여 처리하는 SIP 트랜시버 및 SIP 쓰래드 블록으로 구성하였다. 하드웨어 플랫폼은 Intel XScale PXA25S 프로세서 기반에 플래쉬 메모리, SDRAM, AC'97 오디오 코덱, 무선 랜카드와 연결된 PCMCIA 소켓이 내장된 보드를 구성하였으며, 오디오 입출력으로 마이크로폰과 헤드폰을 사용하였다. 본 연구의 실험을 위한 타겟 시스템 구성은 임베디드 리눅스 커널 2.4.19를 포팅하였다. 임베디드 시스템의 자원 효율을 높이고자, User Agent의 속성과 SIP 메소드의 기능을 최소화하였고, TCP를 배제하여, 주변 장치 제어를 최소화함으로써, 자원의 소비를 $12.9\%$ 절감할 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2005년도 학술대회 논문집 정보 및 제어부문
• /
• pp.361-363
• /
• 2005

본 논문에서는 MPEG-4 Version2 Audio 표준에 근거하여 낮은 연산부담을 갖는 독자적인 엘고리즘을 적용한 MPEG-4 BSAC Audio 디코더를 개발하였다. 개발된 BSAC 디코더는 32bit RISC 구조를 갖는 Intel Xscale Processor 기반 시스템에 최적화하여 구현 및 평가를 수행하였다. 수행속도 증가 및 연산 정밀도 향상을 위해 각 기능 블록별 기능 및 구현 원리 연구와 32 bit 연산 구조를 파악하여, 이를 고정소수점 연산 구조로 구현함으로써 성능을 향상시켰다. 유한비트에 따른 오차 영향을 최소화하기 위해 데이터의 표현 범위에 대한 연구를 통해 근사한 오차를 최소화 하여 연산 정밀도를 향상 시키고자 하였다. 비선형 양자화기 및 filter bank 등 상대적으로 높은 연산 부담을 갖는 기능 블록은 Table look-up, 보간법, 지수연산 제거, pre/post scrambling 기법 등을 적용하여 최적화 하였다. 최종적으로 개발된 BSAC 디코더는 32 bit 연산 구조의 X-scale 프로세서를 탑재한 Development Board와 WindowsCE OS로 구성된 타겟 system에 이식하여 performance 평가하였으며, 높은 연산 정밀도 및 다른 수행속도를 확인할 수 있었다. 주관적인 청각 평가에서도 MPEG-4 reference 디코더와의 음원의 차이가 거의 없음을 확인하였다.