• 대한전자공학회논문지SD
• /
• 제48권11호
• /
• pp.27-33
• /
• 2011

최근 디스플레이 시장이 성장하며 많은 디스플레이 장치에서 디지털 디스플레이 인터페이스를 지원하고 있는 추세다. 디스플레이포트는 차세대 디스플레이 인터페이스로서 PC, 프로젝터 및 고해상도 콘텐츠 응용 프로그램 등에 광범위하게 사용되는 연결 솔루션으로 개발이 되었으며 본 논문은 디스플레이포트 v1.1a 표준에 적합한 메인 링크의 동작을 기초로 하여 멀티플 비디오 스트리밍을 구현함으로써 디스플레이 포트의 한계점으로 지적되고 있는 Source Device와 Sink Device간의 인터페이스뿐만이 아닌 Sink Device와 Sink Device간의 인터페이스를 통해 2개 이상의 다른 이미지 데이터를 디스플레이 포트 v1.1a 표준에서 명시되어있는 4개의 Lane에서 별도의 Lane의 추가 없이 한 번에 전송함으로 2대 이상의 디스플레이 장치에 출력이 가능하도록 구현하였다. 설계된 시스템은 Verilog HDL로 설계 되었으며, 설계된 멀티플 비디오 스트리밍 IP는 Altera Audio/Video 개발 보드(Stratix II GX FPGA Chip)를 이용하여 Quartus II 소프트웨어를 이용해 합성한 결과 6,222 ALUTs와 6,686 레지스터, 999,424 비트의 메모리를 사용하였으며, 최대 동작 속도는203MHz의 성능을 확인 하였다.

• 대한전자공학회논문지SD
• /
• 제46권2호
• /
• pp.31-37
• /
• 2009

본 논문은 위성방송 표준인 DVB-S2 (Digital Video Broadcasting-Satellite second generation) 에 적용 가능한 효율적인 변조모드 추정 가능한 프레임 동기 검출 회로를 제안한다. 매우 낮은 SNR에서 SOF (Start Of Frame)를 검출하고 변조 모드를 추정하기 위해 본 논문에서는 새로운 상관기 방식의 프레임 동기 검출 회로 구조와 낮은 복잡도의 AGC (Automatic Gain Controller)를 제안한다. 제안한 프레임 동기 검출 회로는 복잡도가 높은 기존의 D-GPDI (Differential - Generalized Post Detection Integration) 알고리즘을 직접 구현한 방식과 비교하여 약 93%의 곱셈기 개수와 89%의 덧셈기 개수를 줄일 수 있었으며 Xilinx Virtex II FPGA 검증 보드를 이용하여 제안된 구조를 검증하였다.

• Journal of Astronomy and Space Sciences
• /
• 제14권2호
• /
• pp.259-268
• /
• 1997

천문대에서 개발 중에 있는 CCD를 사용한 극미 광 영상장비의 시험모델 개발과 현재까지의 결과를 논의하였다. 고도의 저 잡음 도와 안정성이 요구되는 천문관측용 극미 광 영상장비는 자외선에서 가시 광 및 근 적외선 영역에 이르기까지 매우 넓은 파장영역에서 관측을 수행할 수 있는 장비로서 여러 분야에 널리 사용되고 있다. 그러나 현재가지 국내에서는 이 장비의 핵심부분인 controller의 자체설계 기술이 확보되어 있지 않은 실정이다. 이 연구에서 개발된 시스템의 전자 부는 한 개의 EPLD(Erasable Programable Logic Device)에 구현된 controller와, 그 외에 analog driver, video processor로 이루어져 있으며 CCD의 암잡음을 줄이기 위한 방법으로 액체질소 냉각방식을 사용하고 있다. 전체적인 제어와 자료처리는 범용성을 고려하여 개인용 컴퓨터(PC)를 이용하였다. 액체질소 냉각용 cryostat와 CCD 소자를 제외한 대부분이 자체 설계제작 되어진 이 시스템으로 실험실과 소백산천문대에서 시험영상을 얻는데 성공하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -1
• /
• pp.429-432
• /
• 2000

The new MPEG-4 video coding standard enables content-based functionalities. In order to support the philosophy of the MPEG-4 visual standard, each frame of video sequences should be represented in terms of video object planes (VOP’s). In other words, video objects to be encoded in still pictures or video sequences should be prepared before the encoding process starts. Therefore, it requires a prior decomposition of sequences into VOP’s so that each VOP represents a moving object. A parallel processing system is required an automatic segmentation to be processed in real-time, because an automatic segmentation is time consuming. This paper addresses the parallel processing: system for an automatic segmentation for separating moving object from the background in image sequences. The proposed parallel processing system comprises of processing elements (PE’s) and a multi-access memory system (MAMS). Multi-access memory system is a memory controller to perform parallel memory access with the variety of types: horizontal, vertical, and block access way. In order to realize these ways, a multi-access memory system consists of a memory module selection module, data routing modules, and an address calculation and routing module. The proposed system is simulated and evaluated by the CADENCE Verilog-XL hardware simulation package.

• 방송공학회논문지
• /
• 제24권1호
• /
• pp.182-185
• /
• 2019

본 논문에서는 프로그래머블 멀티포맷 비디오 복호화기를 구성하기 위한 기본 모듈들의 요구 성능을 분석하고 제안하였다. 제안한 플랫폼의 목적은 고성능 FHD 비디오 복호화기 구성이다. 제안한 복호화기는 재구성 가능한 프로세서, 전용 비트스트림 코프로세서, 메모리 제어기, 움직임 보상용 캐쉬 및 플렉서블 하드웨어 가속기 등으로 구성되었다. 300MHz 클럭을 사용했을 때 HEVC로 부호화된 초당 30 장의 FHD를 복호화 할 수 있는 모듈들의 성능에 대해서 분석하고 기본 성능을 제안하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2010년도 추계학술대회
• /
• pp.270-273
• /
• 2010

스케일러블 비디오 부호화(SVC: Scalable Video Coding)는 하나의 비트스트림 결과물로부터 둘 이상의 다중 비트율 및 해상도, 프레임율을 추출할 수 있도록 MPEG의 스케일러블 비디오 코딩 국제 표준을 준수하여 부호화한 비디오 비트스트림을 의미한다. 우리는 SVC(Scalable Video Coding)기반기술을 이용하여 하나의 콘텐츠를 통해 소비환경에 적응적인 비디오 스트리밍 서비스를 IP망을 기반으로 적용하기 위한 응용기술을 개발하고 있다. 본 논문에서는 단말로 부터 전송채널에 대한 상태를 전송받아 이에 맞게 콘텐츠를 적응변환 하고 다양한 품질의 단말에서의 스트리밍을 제공하는 SVC 미디어 서버를 관리하는 SVC 서버 관리 제어기의 설계 및 그 구현에 관한 내용이다. 이와 같이 SVC 서버 관리 제어기의 개발을 통해서 SVC의 다양한 콘텐츠 적응레벨을 설정하고 관리할 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.1101-1104
• /
• 1998

The modern multimedia applications which are video processor, video conference or video phone and so forth require real time processing. Because of a large amount of image data, those require high compression performance. In this paper, the prosposed image processing encoder was designed by using wavelet transform encoding. The proposed filter block can process imae data on the high speed because of composing individual function blocks by parallel and compute both highpass and lowpass coefficient in the same clock cycle. When image data is decomposed into multiresolution, the proposed scheme needs external memory and controller to save intermediate results and it can operate within 33MHz.

• 방송공학회논문지
• /
• 제18권3호
• /
• pp.491-494
• /
• 2013

본 논문은 60 GHz 채널을 사용하는 무선장치들이 멀티홉 애드혹 네트워킹의 형태로 배치되어 있을 때에 일부 무선 장치들에서 발생한 비디오 트래픽을 에너지 효율적이며 버퍼가 안정적인 형태로 전달하는 동적/추계적 라우팅 알고리즘을 제안한다. 제안하는 알고리즘은 모든 장치가 정보를 공유할 필요 없이 분산적으로 운영이 되기 때문에 중앙에서 알고리즘을 운영하는 제어장치가 필요 없다. 제안하는 알고리즘에 대한 성능은 시뮬레이션을 통하여 검증되었다.

• 한국게임학회 논문지
• /
• 제11권6호
• /
• pp.201-212
• /
• 2011

이 연구는 비디오게임에서 입력기의 사실성과 시점이 게임이용자에 미치는 심리적 영향을 알아보았다. 먼저, 피험자들에게 레이싱 게임을 선택하여 사실적인 핸들형 입력기와 덜 사실적인 게임패드 중 하나를 제공하고 1인칭 시점과 3인칭 시점을 모두 이용하게 한 후 그 효과를 검증하였다. 연구결과 입력기의 사실성과 시점의 차이에 따라 피험자의 각성, 동일시 정도, 관여도에 차이가 있음이 드러났다. 얻어진 결과들의 함의와 관련논의가 제시되었다.

• 한국항행학회논문지
• /
• 제19권1호
• /
• pp.66-73
• /
• 2015

본 논문에서는 사물인터넷 환경에서 저전력 동작과 에너지 하비스팅이 가능한 스마트 비디오 디바이스의 구조와 에너지 제어모델을 제안한다. 스마트 비디오 디바이스는 프로세서, 이미지 센서, 비디오 코덱, 네트워크 제어기 모듈들로 구성된다. 제안하는 에너지 제어 모델은 이미지 센싱, 비디오 부호화, 전송 시 에너지 소비량 출력과 태양전지를 통한 하비스팅 에너지 입력을 이용하여 에너지 버퍼인 배터리 입출력 관계로 정의된다. 화면률, 양자화 계수, 프로세서 동작 주파수를 에너지 레벨과 기능 블록들의 에너지 소비 제어 계수로 사용한다. 제안하는 에너지 제어 모델은 스마트폰 기반으로 에너지 제어 계수들에 따른 에너지 소비량 측정을 통해 검증되었으며, 에너지 하비스팅 기능을 이용한 지속 가능한 스마트 비디오 디바이스 설계에 활용될 수 있다.