• 제목/요약/키워드: VDD

검색결과 99건 처리시간 0.026초

Current-mode FIR Filter 동작을 위한 OTA 회로 설계 (Design of OTA Circuit for Current-mode FIR Filter)

  • 여성대;조태일;신영철;김성권
    • 한국전자통신학회논문지
    • /
    • 제11권7호
    • /
    • pp.659-664
    • /
    • 2016
  • 본 논문에서는 고속 동작과 저전력 동작을 요구하는 디지털 회로 시스템에 사용될 수 있는 Current-mode FIR Filter를 위한 OTA(:Operational Trans-conductance Amplifier) 회로를 제안한다. Current-mode 신호처리는 동작 주파수와 상관없이 일정한 전력을 유지하는 특징이 있기 때문에 고속 동작을 요구하는 디지털 회로 시스템의 저전력 동작에 매우 유용한 회로설계 기술이라고 할 수 있다. 0.35um CMOS 공정을 이용한 시뮬레이션 결과, Vdd=2V에서 전원 전압의 50%에 해당하는 약 1V의 Dynamic Range를 확보하였으며, 약 0~200uA의 출력전류를 확인하였다. 설계한 OTA 회로의 전력은 약 21uW가 계산되었으며, Active Layout 면적은 $71um{\times}166um$ 사이즈로 집적화에 유리할 것으로 기대된다.

저전압 EEPROM IP용 DC-DC Converter 설계 (Design of DC-DC Converter for Low-Voltage EEPROM IPs)

  • 장지혜;최인화;박영배;김려연;하판봉;김영희
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2012년도 추계학술대회
    • /
    • pp.852-855
    • /
    • 2012
  • 본 논문에서는 FN(Fowler-Nordheim) 터널링 방식에 의한 program 동작과 band-to-band 터널링 방식에 의한 erase 동작을 수행하는 EEPROM IP용 DC-DC converter를 설계하였다. 로직전압으로 $1.5V{\pm}10%$의 저전압을 사용하는 EEPROM IP용 DC-DC converter는 charge pump 회로의 pumping stage 수와 pumping capacitance를 줄이기 위해 입력 전압으로 VDD 대신 VRD(Read Voltage)을 전압을 사용하는 방식을 제안하였다. VRD($=3.1V{\pm}0.1V$)는 5V의 external supply voltage를 voltage regulator 회로를 이용하여 regulation된 전압이다. 설계된 DC-DC converter는 write 모드에서 VPP(=8V)와 VNN(=-8V)의 전압을 출력한다.

  • PDF

Logic eFuse OTP 메모리 IP 설계 (Design of a Logic eFuse OTP Memory IP)

  • 임영욱;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제20권2호
    • /
    • pp.317-326
    • /
    • 2016
  • 본 논문에서는 OTP (One-Time Programmable) IP (Intellectual Property)의 개발비용을 절감하고 개발 기간을 단축하기 위해 로직 트랜지스터만 이용한 로직 eFuse (electrical Fuse) OTP IP를 설계하였다. 웨이퍼 테스트 시 테스트 장비에서 FSOURCE 패드를 통해 VDD (=1.5V)보다 높은 2.4V의 외부 프로그램 전압을 eFuse OTP IP에만 공급하므로 eFuse OTP 이외의 다른 IP에는 소자의 신뢰성에 영향을 미치지 않으면서 eFuse OTP cell의 eFuse 링크에 높은 전압을 인가하도록 하였다. 한편 본 논문에서는 128행 ${\times}$ 8열의 2D (Dimensional) 메모리 어레이에 직접 FSOURCE 전압을 인가하여 eFuse에 인가되는 프로그램 파워를 증가시키면서 디코딩 로직 회로를 저면적으로 구현한 eFuse OTP 셀을 제안하였다. 동부하이텍 $0.11{\mu}m$ CIS 공정을 이용하여 설계된 1Kb eFuse OTP 메모리 IP의 레이아웃 면적은 $295.595{\mu}m{\times}455.873{\mu}m$ ($=0.134mm^2$)이다.

NVM IP용 저전압 기준전압 회로 설계 (Design of Low-Voltage Reference Voltage Generator for NVM IPs)

  • 김명석;정우영;박헌;하판봉;김영희
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2013년도 추계학술대회
    • /
    • pp.375-378
    • /
    • 2013
  • 본 논문에서는 EEPROM이나 MTP 등의 NVM 메모리 IP 설계에 필요로 하는 PVT(Process-Voltage-Temperature) 변동에 둔감한 기준전압(Reference Voltage) 회로를 설계하였다. 매그나칩반도체 $0.18{\mu}m$ EEPROM 공정을 이용하여 설계된 BGR(Bandgap Reference Voltage) 회로는 wide swing을 갖는 캐스코드 전류거울 (cascode current-mirror) 형태의 저전압 밴드갭 기준전압발생기 회로를 사용하였으며, PVT 변동에 둔감한 기준전압 특성을 보이고 있다. 최소 동작 전압은 1.43V이고 VDD 변동에 대한 VREF 민감도(sensitivity)는 0.064mV/V이다. 그리고 온도 변동에 대한 VREF 민감도는 $20.5ppm/^{\circ}C$이다. 측정된 VREF 전압은 평균 전압이 1.181V이고 $3{\sigma}$는 71.7mV이다.

  • PDF

터치스크린 컨트롤러용 저면적, 저전력, 고속 128Kb EEPROMIP 설계 (Design of a Small-Area, Low-Power, and High-Speed 128-KBit EEPROM IP for Touch-Screen Controllers)

  • 조규삼;김두휘;장지혜;이정환;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제13권12호
    • /
    • pp.2633-2640
    • /
    • 2009
  • 본 논문에서는 터치스크린 컨트롤러용 IC를 위한 저면적, 저전력, 고속 EEPROM 회로 설계기술을 제안하였다. 저면적 EEPROM 기술로는 SSTC (Side-wall Selective Transistor Cell) 셀을 제안하였고 EEPROM 코어회로에서 반복되는고전압 스위칭 회로를 최적화하였다. 저전력 기술은 디지털 Data Bus 감지 증폭기 회로를 제안하였다. 그리고 고속 EEPROM 기술로는 Distributed DB 방식이 적용되었으며, Dual Power Supply를 사용하여 EEPROM 셀과 고전압 스위칭 회로의 구동전압은 로직전압 VDD(=1.8V)보다 높은 전압인 VDDP(=3.3V)를 사용하였다. 설계된 128Kb EEPROMIP(Intellectual Property)의 레이아웃 면적은 $662.31{\mu}m{\times}1314.89{\mu}m$이다.

Logic 공정 기반의 비동기식 1Kb eFuse OTP 메모리 IP 설계 (Design of an Asynchronous eFuse One-Time Programmable Memory IP of 1 Kilo Bits Based on a Logic Process)

  • 이재형;강민철;김려연;장지혜;하판봉;김영희
    • 한국정보통신학회논문지
    • /
    • 제13권7호
    • /
    • pp.1371-1378
    • /
    • 2009
  • 본 논문에서는 로직 공정 기반의 저전력 eFuse OTP 메모리 셀을 제안하였다. eFuse OTP 메모리 셀은 프로그램과 읽기 모드에 최적화되도록 각각의 트랜지스터를 사용하였으며, WL과 BL의 기생적인 커패시턴스를 줄이므로 읽기 모드에서의 동작 전류를 줄였다. 그리고 저전력, 저면적의 eFuse OTP 메모리 IP 설계를 위하여 비동기식 인터페이스, 분리된 I/O, 디지털 센싱 방식의 BL 감지 증폭기 회로를 사용하였다. 모의실험 결과 읽기 모드에서의 동작전류는 VDD, VIO 각각 349.5${\mu}$A, 3.3${\mu}$A로 나왔다. 그리고 동부하이텍 0.18${\mu}$m generic 공정으로 설계된 eFuse OTP 메모 리 IP의 레이아웃 면적은300 ${\times}$557${\mu}m^2$이다.

열에너지 수확을 위한 저전압 자율시동 DC-DC 변환기 (A Low-Voltage Self-Startup DC-DC Converter for Thermoelectric Energy Harvesting)

  • 정현진;김동훈;이회연;윤은정;유종근
    • 한국정보통신학회:학술대회논문집
    • /
    • 한국정보통신학회 2016년도 추계학술대회
    • /
    • pp.520-523
    • /
    • 2016
  • 본 논문에서는 MPPT(Maximum Power Point Tracking) 기능을 갖는 열에너지 하베스팅을 위한 DC-DC컨버터를 설계하였다. 설계된 회로는 열전소자로부터 수확된 낮은 전압을 변환하여 부하에 승압된 전압을 공급한다. 시동회로는 제어기가 동작할 수 있는 VDD를 공급하고 결과적으로 Main 부스트 변환기의 파워스위치를 ON/OFF하게 되며, 스위칭 동작을 통해 부하에 승압된 전압을 공급한다. Bulk-driven 비교기를 이용하여 낮은 전압에서도 비교동작을 가능하게 하였고, 이를 이용하여 시스템 효율을 높이고, 전압안정화 동작을 하게 된다. 최대 효율은 76%이다. 제안된 회로는 0.35um CMOS 공정으로 설계되었으며, 모의실험을 통하여 동작을 검증하였다. 설계된 회로의 칩 면적은 $933um{\times}769um$이다.

  • PDF

저전력 CMOS On-Chip 기준전압 발생회로 (Low-Power CMOS On-Chip Voltage Reference Circuits)

  • 권덕기;박종태;유종근
    • 전기전자학회논문지
    • /
    • 제4권2호
    • /
    • pp.181-191
    • /
    • 2000
  • 본 논문에서는 증식형 MOS 트랜지스터와 저항만을 사용하여 기준전압을 발생하기 위한 두 가지 방법을 제안하였다. 첫 번째 방법은 문턱전압에 비례하는 전압성분과 열전압에 비례하는 전압성분을 합하여 온도보상을 하는 전압모드 방식이고, 두 번째는 문턱전압에 비례하는 전류성분과 열전압에 비례하는 전류성분을 합하여 온도보상을 하는 전류모드 방식이다. 설계된 회로들을 $0.65{\mu}m$ n-well CMOS 공정 페러미터를 사용하여 HSPICE 모의실험한 결과, 전압모드 회로의 경우 공급전압에 대한 변화율은 $-30^{\circ}C{\sim}130^{\circ}C$의 온도범위에서 0.21%/V 이하이고, 온도에 대한 변화율은 $3V{\sim}12V$의 공급전압 범위에서 $48.0ppm/^{\circ}C$ 이하이다. 전류모드 회로의 경우는 공급전압에 대한 변화율이 $-30^{\circ}C{\sim}130^{\circ}C$의 온도범위에서 0.08%/V 이하이고, 온도에 대한 변화율은 $4V{\sim}12V$의 공급전압 범위에서 $38.2ppm/^{\circ}C$ 이하이다. 또한 전력소모는 5V, $30^{\circ}C$일 때 전압모드 경우와 전류모드 경우 각각 $27{\mu}W$$65{\mu}W$로 저전력 특성을 보인다. 제작된 전압모드 기준전압 발생회로를 측정한 결과, 공급전압에 대한 변화율은 $30^{\circ}C{\sim}100^{\circ}C$의 온도범위에서 0.63%/V 이하이고, 온도에 대한 변화율은 $3.0{\sim}6.0V$의 공급전압 범위에서 $490ppm/^{\circ}C$ 보다 작다. 제안된 회로들은 구조가 간단하기 때문에 설계가 용이하고, 특히 전류모드의 경우 넓은 범위의 기준전압 발생이 가능하다는 장점을 갖는다.

  • PDF

High Speed Memory Module

  • Yu, Hyo-Suk
    • 한국마이크로전자및패키징학회:학술대회논문집
    • /
    • 한국마이크로전자및패키징학회 2006년도 ISMP 2006
    • /
    • pp.293-316
    • /
    • 2006
  • [ $\blacksquare$ ] I/O Signal $\square$ We see adequate margin for the RC B design $\square$ Minimum ODW value is 328ps using Ac to DC measurement for the read case. $\square$ Minimum ODW value is 350ps using AC to DC mesurement method for the write case. $\blacksquare$ CLK Signal $\square$ The slew-rate decreases when the Cterm value increases $\square$ Lower slew-rate could effect delay and jitter. $\square$ There are some ldge issues during transitions with lower Cterm and without Cterm. $\square$ Our recommendation for the Cterm value range is between 1.5pF to 2.4pF. $\blacksquare$ ADD/CMD/Ctrl Signal $\square$ High output slew-rate at low VDD causes ring back that reduces voltage margin because of x-talk. $\square$ 30ohm Rterm for the CTRL signal shows a better signal integrity result compared to 36ohm.

  • PDF

SONOS 플래시 메모리용 저전력 고성능 Sense amplifier 설계 (High performance and low power sense amplifier design for SONOS flash memory)

  • 정진교;정영욱;정종호;곽계달
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
    • /
    • pp.469-472
    • /
    • 2004
  • In this paper a current mode sense amplifier suitable for 30nm SONOS flash memories read operation is presented. The proposed sense amplifier employs cross coupled latch type circuit and current mirror to amplify signal from selected memory cell. This sense amplifier provides fast response in low voltage and low current dissipation. Simulation results show the sensing delay time and current dissipation for power supply voltages Vdd to expose limitations of the sense amplifier in various operating conditions.

  • PDF