• Journal of Power Electronics
• /
• 제12권5호
• /
• pp.699-707
• /
• 2012

This paper proposes a single-stage half-bridge electronic ballast with a high power factor using only a single coupled inductor. Compared to conventional high power factor electronic ballasts, the proposed ballast is a simpler circuit with a low cost and a high reliability. The proposed ballast is made up of a power-factor-correction (PFC) circuit and a self-oscillating class-D inverter. The PFC and inverter stages of the proposed ballast are simplified by sharing only a single coupled inductor and two common switches. The proposed PFC circuit can achieve a high power factor and low voltage stresses of the switches. A saturable transformer in the self-oscillating class-D inverter determines the switching frequency of the ballast. Experimental results obtained on a 30W fluorescent lamp are discussed.

• 전력전자학회논문지
• /
• 제7권5호
• /
• pp.443-452
• /
• 2002

수 백 Watt 급의 통신용 장비 등에 적합하도록 고안된, 직렬 연결된 두 개의 트랜스포머를 갖는 새로운 위상천이 풀 브릿지 컨버터를 제시한다. 제안된 회로의 장점은 넓은 입력 범위를 가지며, 경부하에서도 스위치의 영전압 조건을 보다 쉽게 만족시킬 수 있다는 점, 그리고 작은 출력 변동율을 갖는다는 점 등이다. 뿐만 아니라, 직렬로 연결된 두 개의 트랜스포머가 번갈아 가면서 주 트랜스포머로서의 역할과 출력 인덕터로서의 역할을 함께 수행하므로, 출력측에서는 인덕터없이 필터링이 가능하게 되고, 따라서 고전력밀도의 컨버터를 제작할 수 있게 된다. 모드 해석과 대신호 모델링을 통한 설계식의 유도, 그리고 실험 결과를 보여줌으로써 제안된 컨버터를 검증한다.

• 전자공학회논문지
• /
• 제52권9호
• /
• pp.21-27
• /
• 2015

High resistivity(HR) silicon-on-insulator(SOI) RF CMOS 공정 인덕터의 모델 파라미터를 정확히 결정하기 위하여 직접추출과 simultaneous optimization을 사용한 개선된 방법을 개발하였다. 먼저, 대칭형 인덕터와 센터탭이 접지된 대칭형 인덕터 등가회로들의 Y 및 Z-파라미터 방정식 유도를 통해 일부 모델 파라미터들을 직접 추출하고, 병렬 저항과 전체 인덕턴스 방정식들로 미지 변수들을 줄여 모델링 정확도를 향상시켰다. 또한, 두 등가회로의 동일한 모델 파라미터들을 공통 변수로 두고 S-파라미터 데이터 세트를 동시에 optimization함으로써 optimization 정확도를 크게 향상시켰다.

• Journal of Power Electronics
• /
• 제19권5호
• /
• pp.1069-1073
• /
• 2019

In this paper, an alternative non-isolated DC-DC converter with a high voltage boosting capability is proposed. Two inductors are used and one of them has its flux linkage increases during its charging period to achieve a high step-up voltage gain. Among the three integrated capacitors, one portrays the partial characteristic of the switched-capacitor technique, while the other two are connected in series across the load. With the two switches controlled using the same duty cycle, the proposed topology demonstrates the merits of a higher and wider range of step-up voltage gain when compared with recent topologies. In addition, a reduction in loss is induced and a higher efficiency is ensured with all the voltage stresses constrained within the output voltage. Operation of the proposed converter is analyzed and validated through experimental results obtained with a prototype.

• 한국산학기술학회논문지
• /
• 제13권9호
• /
• pp.4126-4130
• /
• 2012

본 논문에서는 고주파수 무선 신호 전송을 위한 AC 커플링(Coupling) 기반의 평면 나선형 인덕터를 제안하고, 이에 대한 다양한 구조의 인덕터를 설계, 모델링 및 특성을 분석하였다. 커패시턴스의 의한 영향을 줄이기 위해서는 두 박막 인덕터가 서로 평행하게 위치함으로서 인덕터 간의 커패시턴스를 줄여야 한다. 이를 위해 두 가지 구조를 제안하였다. 첫 번째 구조는 inter-diagonal 구조로 평행한 두 인덕터의 도선 부분이 겹치지 않게 만든 구조이다. 이 구조의 경우 비록 평행하게 겹치지는 않지만 도선의 두께와 폭이 좁으므로 서로 엇갈리는 위치에 도선이 위치하더라도 실제 커패시턴스의 변화가 작아서 전체적인 S-파라미터의 특성이 크게 변하지 않았다. 두 번째 구조는 On-chip형 구조로 두 박막 인덕터가 평행하게 존재하지만 마주보지 않게 사선형으로 배치한 구조이다. 이 구조의 경우 박막 인덕터 간의 수평거리가 길어짐에 따라 두 번에 걸쳐서 일어나는 공진이 한 번으로 줄어드는 것을 볼 수 있는데, 이는 두 인덕터 간의 거리가 멀어짐으로 인해 박막 인덕터 간의 커패시턴스 영향이 점점 줄어들기 때문이다.

• Journal of Power Electronics
• /
• 제13권2호
• /
• pp.206-213
• /
• 2013

In this paper, an improved passive snubber is investigated in a single-phase single-stage full-bridge boost power factor correction (PFC) converter, by which the voltage spike across primary side of the power transformer can be suppressed and the absorbed energy can be transferred to the output side. When compared with the basic passive snubber, the two single-inductors are replaced by a coupled-inductor in the improved snubber. As a result, synchronous resonances in the snubber can be achieved, which can avoid the unbalance of the voltage and current in the snubber. The operational principle of the improved passive snubber is analyzed in detail based on a single-phase PFC converter, and the design considerations of both the snubber and the coupled-inductor are given. Finally, a laboratory-made prototype is built, and the experimental results verify the feasibility of the proposed method and the validity of the theoretical analysis and design method.

• 대한전자공학회논문지TC
• /
• 제39권12호
• /
• pp.559-565
• /
• 2002

현재 RFIC를 위해 실리콘 기판상에 구현되는 인덕터의 Q 값은 12 이하로 알려져있기 때문에, 고성능 회로설계를 위해서는 더욱 높은 Q 값을 갖는 인덕터의 구현이 필수적이다. 본 논문에서는 본드와이어를 이용하여 높은 Q 값을 가지는 두 개의 인덕터를 제안하였고, 동일한 인덕터에 PGS를 적용하여 총 4가지 형태의 인덕터를 구현하였다. 제안된 본드와이어 인덕터는 일반적인 금속선로보다 넓은 단면적 때문에 상대적으로 작은 도체 손실을 갖고, 인덕터의 상당부분이 공기 중에 위치하므로 기생 캐패시턴스 성분을 줄일 수 있다. 해석 및 측정결과 1.5 GHz 에서 기존의 나선형 인덕터보다 상당히 개선된 15이상의 Q 값을 가짐을 확인하였다. 또한 자동 본딩 머신을 사용하여 구현하기 때문에, 동일한 형태의 인덕터를 반복적으로 쉽게 만들 수 있다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권3호
• /
• pp.300-312
• /
• 2014

A single-inductor multiple-output (SIMO) DC-DC converter providing buck and boost outputs with a new switching sequence is presented. In the proposed switching sequence, which does not require any additional blocks, input energy is delivered to outputs continuously by flowing current through the inductor, which leads to high conversion efficiency regardless of the balance between the buck and boost output loads. Furthermore, instead of multiple output loop compensation, only the freewheeling current feedback loop is compensated, which minimizes the number of off-chip components and nullifies the need for the equivalent series resistance (ESR) of the output capacitor for loop compensation. Therefore, power conversion efficiency and output voltage ripples can be improved and minimized, respectively. Implemented in a 0.35-${\mu}m$ CMOS, the proposed SIMO DC-DC converter achieves high conversion efficiency regardless of the load balance between the two outputs with maximum efficiency reaching up to 82% under heavy loads.

• Journal of Power Electronics
• /
• 제18권3호
• /
• pp.662-671
• /
• 2018

This paper presents a new structure for a step up dc-dc converter, which has several advantageous features. Firstly, the input dc source and the clamped capacitor are connected in series to transfer energy to the load through dual voltage multiplier cells. Therefore, the proposed converter can produce a very high voltage and a high conversion efficiency. Secondly, a double voltage clamped circuit is introduced to the primary side of the coupled inductor. The energy of the leakage inductance of the coupled inductor is recycled and the inrush current problem of the clamped circuits can be shared equally by two synchronous clamped capacitors. Therefore, the voltage spike of the switch tube is solved and the current stress of the diode is reduced. Thirdly, dual voltage multiplier cells can absorb the leakage inductance energy of the secondary side of the coupled inductor to obtain a higher efficiency. Fourthly, the active switch turns on at almost zero current and the reverse-recovery problem of the diodes is alleviated due to the leakage inductance, which further improves the conversion efficiency. The operating principles and a steady-state analysis of the continuous, discontinuous and boundary conduction modes are discussed in detail. Finally, the validity of this topology is confirmed by experimental results.

• Journal of Power Electronics
• /
• 제5권2호
• /
• pp.104-108
• /
• 2005

This paper presents the performance improvement of voltage-mode controlled interleaved synchronous buck converters. This is a voltage-mode controlled scheme, where the controllers do not need an external saw-tooth generator for PWM generation and the loop design is easier. The controller implementation requires only a single error amplifier and gives almost current mode control performance. The control scheme uses voltage feedback with two loops similar to current mode control: one for the slow outer loop and the other for the faster inner PWM control loop. To improve the performance of the converter system a coupled inductor is used. This coupled inductor reduces the magnetic size and also improves the converter's transient performance without increasing the steady-state current ripple. The effectiveness of the proposed control scheme is demonstrated through PSIM simulations.