• 전자공학회논문지C
• /
• 제36C권8호
• /
• pp.22-34
• /
• 1999

본 논문에서는 내장된 이중-포트 메모리를 위한 효율적인 테스트 알고리듬을 제안하였다. 제안된 테스트 알고리듬은 기존의 멀티-포트 메모리 테스트 알고리듬들보다 훨씬 빠르게 이중-포트 메모리를 테스트할 수 있으며, 고착 고장, 천이 고장 및 결합 고장을 완벽하게 검출할 수 있다. 또한, 본 연구에서는 제안된 알고리듬을 수행할 수 있는 BIST 회로를 Verilog-HDL을 이용하여 설계하고 시뮬레이션과 합성을 수행하였으며, BIST로 구현된 제안된 테스트 알고리듬의 높은 효율성을 다양한 크기의 내장 메모리에 대한 실험을 통하여 확인할 수 있었다.

• 한국지능정보시스템학회:학술대회논문집
• /
• 한국지능정보시스템학회 2001년도 The Pacific Aisan Confrence On Intelligent Systems 2001
• /
• pp.50-58
• /
• 2001

Modern day networks are increasingly moving towards peer to peer architecture where routing tasks will not be limited to some dedicated routers, but instead all computers in a network will take part in some routing task. Since there are no specialized routers, each node performs some routing tasks and information passes from one neighbouring node to another, not in the form of dumb data, but as intelligent virtual agents or active code that performs some tasks by executing at intermediate nodes in its itinerary. The mobile agents can run, and they are free to d other tasks as the agent will take care of the routing tasks. The mobile agents because of their inherent 'intelligence'are better able to execute complex routing tasks and handle unexpected situations as compared to traditional routing techniques. In a modern day dynamic network users get connected frequently, change neighbours and disconnect at a rapid pace. There can be unexpected link failure as well. The mobile agent based routing system should be able to react to these situations in a fact and efficient manner so that information regarding change in topology propagates quickly and at the same time the network should not get burdened with traffic. We intend to build such a system.

• 한국지능정보시스템학회:학술대회논문집
• /
• 한국지능정보시스템학회 2001년도 The Pacific Aisan Confrence On Intelligent Systems 2001
• /
• pp.285-291
• /
• 2001

This paper describes a natural language question answering system that can be used by students in getting as solution to their queries. Unlike AI question answering system that focus on the generation of new answers, the present system retrieves existing ones from question-answer files. Unlike information retrieval approaches that rely on a purely lexical metric of similarity between query and document, it uses a semantic knowledge base (WordNet) to improve its ability to match question. Paper describes the design and the current implementation of the system as an intelligent tutoring system. Main drawback of the existing tutoring systems is that the computer poses a question to the students and guides them in reaching the solution to the problem. In the present approach, a student asks any question related to the topic and gets a suitable reply. Based on his query, he can either get a direct answer to his question or a set of questions (to a maximum of 3 or 4) which bear the greatest resemblance to the user input. We further analyze-application fields for such kind of a system and discuss the scope for future research in this area.

• 한국산학기술학회논문지
• /
• 제12권5호
• /
• pp.2322-2326
• /
• 2011

기존 암호시스템은 비도를 증가시키기 위하여 데이터와 키 값을 별도로 사용하고 일정 횟수의 반복성을 수행하며 무한수열에 가까운 LFSR의 주기특성을 증가시키므로 암호시스템의 효율이 저하되는 문제점이 있다. 본 논문에서 제안된 알고리즘은 대칭형 암호방식에 비대칭형 암호개념을 적용한 새로운 기능의 데이터 재배열, 치환, 데이터 암호블록, 키 스케쥴러로 구성하였다. 본 논문에서 제안된 암호알고리즘은 범용 SYNOPSYS를 이용하여 스마트 카드의 암호시스템을 설계하였고 40MHz의 시스템 속도로 ALTERA MAX+PlUS II 툴의 모의실험한 결과 단일 라운드로 16 라운드의 비도와 640Mbps의 데이터 처리율로 AES보다 52% 향상됨 확인하였다.

• 한국멀티미디어학회논문지
• /
• 제5권6호
• /
• pp.609-615
• /
• 2002

본 논문은 LCD 모니터 상에서 영상 향상을 위한 콘트라스트 제어방식을 제안하였다. 제안한 방식은 입력되는 필드 혹은 프레임 중에서 화소의 최대 값과 최소 값을 판별하고 이를 이용하여 화면의 개선 정도를 결정한다. 필드 또는 프레임의 메모리가 필요하지 않고, 기존의 방식에 비해 하드웨어 구성이 간단하여 실시간 처리를 요하는 분야에 쉽게 적용 가능하다 또한 입력되는 콘트라스 영역의 가중치 값을 변화시킴으로써 콘트라스트 제어가 가능하다 제안한 방법은 콘트라스트 제어 알고리즘과 룩업 테이블을 이용한 영상의 모드에 따라선택적으로 가중치 기울기를 구간별로 달리하여 개선된 영상을 얻는다. 제안한 다계조 콘트라스트 제어 방식을 컴퓨터 시뮬레이션을 통하여 검증하였으며, 시뮬레이션을 통해 영상을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제45권8호
• /
• pp.32-36
• /
• 2008

곱셈기를 사용하지 않는 FIR필터는 Common Subexpression 알고리즘을 이용하여 덧셈만으로 필터를 구현한다. 따라서 곱셈기를 이용한 필터 보다 적은 면적으로 필터를 구현할 수 있다. 그런데 덧셈에서 발생하는 캐리 리플로 인하여 필터 연산시간이 길어지는 단점이 있다. 본 논문에서는 CSE방식의 FIR 필터에서 부분 항을 더할 때 최종 덧셈이 수행되는 곳까지 더해지는 부분 항을 2줄로 유지하여 덧셈의 캐리 리플을 피하여 필터의 부분 항 덧셈 시간을 단축 시켰다. 제안한 알고리즘을 증명하기 위해 논문에서 주어진 예제를 이용하여 FIR 필터의 부분 항 덧셈 회로를 설계하여 하이닉스 0.18라이브러리로 합성한 결과 기존 파이프라인을 사용한 설계 방법 보다 면적, 속도에서 53.2%, 57.9%의 이득 있음을 알 수 있다.

• 전자공학회논문지C
• /
• 제34C권7호
• /
• pp.38-50
• /
• 1997

This paper concerns a VHDL design and simulation of an accurate and cost-effective fuzzy logic controller (FLC). The accurcy of the proposed FLC is obtained by using the center of gravity (COG) defuzzifier that considers both membership values and spans of membership functions in calculating a crisp value. The cost-effectiveness of the proposed FLC is obtained by restructuring the conventional FLC in the following ways: Firstly, the MAX-MIN inference is inference is replaced by a read-modify-write operation that can be implemented economically in the structure of register files. Secondly, the division in the COG defuzzifier is avoided by finding the moment equilibrium point. The proposed COG defuzzifier has two disadvantages that it requires additional multipliers and it takes a lot of computation time to find the moment equilibrium point. The first disadvantage is overcome by replacing the mulitpliers with stochastic AND operations and the second disadvantage is alleviated by using a coarse-to-fine searching algorithm. The proposed FLC is described in VHDL structurally and behaviorally and whether it is working well or not is checked on SYNOPSYS VHDL simulator by using the truck backer-upper control problem.

• 한국통신학회논문지
• /
• 제31권11C호
• /
• pp.1052-1057
• /
• 2006

본 논문에서는 고밀도 광기록 장치에서 발생하는 디스크 기울임 현상으로 인한 검출 성능 저하를 방지하기 위해서 디스크 기울임 분석기를 갖는 적응 등화 PRML 검출 방법을 VerilogHDL을 이용하여 구현하였다. 디스크 기울임의 분석을 위하여 고정된 패턴으로 일정한 간격마다 반복되는 동기 데이터를 이용하여 분석된 디스크의 기울임 정도를 측정하여 ROM에 저장된 등화기 계수값과 가지 메트릭의 기준값을 갱신한다. 이러한 방법은 지속적으로 계수값을 계산하여 갱신시켜줘야 하는 기존의 적응등화 방법에 비해 간단하게 각각의 계수값을 갱신시킬 수 있다. Hynix $0.35{\mu}m$ STD cell library로 회로를 합성한 결과 35K 정도의 게이트를 필요로 하고 최대동작속도 140MHz의 성능을 보였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2001년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.284-287
• /
• 2001

In this paper, we designed and implemented a precise pulse motor control chip that generates the parabolic speed pattern. This chip can control step motor[1], DC servo[2] and AC servo motors at high speed and precisely. It can reduce the mechanical vibration to the minimum at the change point of a degree of acceleration. Because the parabolic speed pattern has the continuous acceleration change. In this paper, we present the pulse generation algorithm and the parabolic pattern speed generation. We verify these algorithm using visual C++. We designed this chip with VHDL(Very High Speed Integrated Circuit Hardware Description Language) and executed a logic simulation and synthesis using Synopsys synthesis tool. We executed the pre-layout simulation and post-layout simulation with Verilog-XL simulation tool. This chip was produced with 100 pins, PQFP package by 0.35 um CMOS process and implemented by completely digital logic. We developed the hardware test board and test program using visual C++. We verify the performance of this chip by driving the servo motor and the function by GUI(Graphic User Interface) environment.

• 대한전자공학회논문지SD
• /
• 제41권12호
• /
• pp.75-81
• /
• 2004

AE-CORDIC은 CORDIC 연산의 회전 방향을 미리 계산하는 알고리즘을 이용해 CORDIC의 연산속도를 향상 시켜준다. 회전방향을 예측할 수 없는 부분은 Lookup-Table로 대체하고, 예측 가능 부분만을 CORDIC 으로 처리하였는데, 회전방향 예측은 별도의 추가 하드웨어 없이 간단하게 인코딩 할 수 있게 된다. 그리고, Unrolled CORDIC 구조에서는 Lookup-Table입력 비트 수가 크지 않으면 Lookup-Table의 하드웨어 증가보다 CORDIC 연산 단에서 감소되는 ADDER의 하드웨어가 더 크기 때문에 오히려 전체 하드웨어 크기가 줄어든다. 본 논문에서는 회전방향 예측 가능 구간 및 예측 방법을 제안하고, 최적화된 Lookup-Table의 크기를 결정하여 기존의 회전방향 예측 알고리즘인 P-CORDIC 과 비교하였다. 그리고, 입력 각이 16비트 경우를 삼성 0.18㎛ 공정을 이용해 논리 합성하여 하드웨어 크기, 성능, 정확성을 검증하였다.