• 한국정보통신학회논문지
• /
• 제23권7호
• /
• pp.816-821
• /
• 2019

듀얼에지 T 플립플롭을 사용하여 카운터 타입의 시간-디지털 변환기를 설계하였다. 시간-디지털 변환기는 공급 전압 1.5volts에서 $0.18{\mu}mCMOS$ 공정으로 설계하였다. 일반적인 시간-디지털 변환기에서 클록의 주기가 T일 때, 입력신호와 클록의 비동기로 인하여 클록의 주기에 해당하는 변환 에러가 발생한다. 그러나 본 논문에서 제안한 시간-디지털 변환기의 클록은 입력신호인 시작신호와 동기화되어 생성된다. 그 결과 시작신호와 클록의 비동기로 인해 발생할 수 있는 변환 에러는 발생하지 않는다. 그리고 카운터를 구성하는 플립플롭은 분해능 향상을 위해 클록의 상승에지와 하강에지에서 동작하는 듀얼에지 플립플롭으로 구성하였다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제3권9호
• /
• pp.293-300
• /
• 2014

TDMA(Time Division Multiple Access)는 무선 네트워크에서 한정된 주파수 대역을 일정한 크기의 시간 단위인 슬롯으로 분할하고 사용자가 할당된 슬롯을 이용하여 통신할 수 있는 채널 접속 기술이다. TDMA에 사용되는 기술에 따라 동기와 비동기 방식으로 나눌 수 있다. TDMA의 동기화 과정은 복잡하고, 추가 장비가 필요할 수 있기 때문에 소규모 네트워크에 적합하지 않다. 반면, 비동기 방식의 DESYNC에서는 전역 클록(global clock)이나 기반 시설 도움 없이 동기화를 이룰 수 있다. 하지만 DESYNC는 동기화 완료하는 데 제법 시간이 걸리고, 소요되는 최대 지연 시간이 얼마인지 보장하지 못한다. 그래서 본 논문에서는 소규모 네트워크에 적합한 경량 동기화 기법인 C-DESYNC를 제안한다. C-DESYNC는 참가 하는 노드의 주기 시작 정보를 가지고 있는 GP (Global Packet) 신호와 노드들의 firing 개수를 이용하여 노드의 개수를 파악하고, 이 정보를 이용하여 동기화를 이룬다. 제시하는 알고리즘은 기존의 동기화 방식의 TDMA 기법에 비해 간단하여 비용 측면에서도 효율적이며, 동기화 완료시까지 걸리는 최대 지연시간을 보장한다. 시뮬레이션 결과를 통해서 C-DESYNC는 참가 노드 개수에 관계없이 오직 3 주기 내에 동기화 완료를 보장하는 것을 보여준다.

• 한국위성정보통신학회논문지
• /
• 제10권1호
• /
• pp.71-76
• /
• 2015

신호와 동기된 위성항법신호를 생성하기 위한 하드웨어 신호생성기를 구현한 후 실험을 통하여 성능을 분석하였다. GPS동기 항법신호생성기의 하드웨어 구현을 위하여 현재 GPS 위성과 동기된 시각정보 및 GPS위성에서 전송하고 있는 항법신호와 동일한 신호를 생성하기 위하여 GPS신호를 수신할 수 있는 혠 모듈을 Novatel사의 OEMStar를 이용하였다.GPS 동기 신호를 생성하기 위하여 GPS 동기 항법 신호 생성기에서 GPS 수신모듈에서 제공되는 클럭정보를 이용하여 기준 클럭을 조절하였으며 또한 신호 생성기 내부의 하드웨어의 지연을 고려하여 GPS 신호를 생성했다. 본 논문에서는 GPS 동기 항법신호 생성기의 성능을 측정하기 위하여 Live GPS 신호와 생성 신호간 신호절체를 통하여 수신기의 영향을 분석하였다. 실험을 통하여 Live GPS 신호에서 생성신호로 절체가 이루어지는 시점에서도 신호의 끊김없이 항법해가 생성되는 것을 확인하였다.

• 융합신호처리학회논문지
• /
• 제6권4호
• /
• pp.206-211
• /
• 2005

본 논문에서는 블루투스 기저대역에 적용하기 위한 상관기와 액세스 코드 생성모듈의 설계에 대해 다룬다. 상관기와 액세스 코드 생성 모듈은 블루투스 유닛 사이의 연결설정과 패킷판별, 클록 동기화를 수행한다. 상관기 모듈은 1Mb/s 전송속도를 가지는 입력신호에 대해 슬라이딩 윈도우 상관을 취하여 유용한 패킷판별과 클록 동기화를 행하며, 그 구성은 Wallace tree 구조의 CSA(Carry Save Adder)와 임계 값 판별기로 구성된다. 액세스 코드 생성모듈은 블루투스 표준안에서 제시한 4단계의 생성과정에 따라 설계하였으며 BCH(Bose-Chadhuri-Hocquenghem)순회 부호기(cyclic code)와 제어장치로 구성된다. 의사 랜덤 시퀀스는 동기화 문제를 해결하기 위해 임의의 저장장치에 저장된 형태로 사용하였다. 본 논문에서 제시한 상관기와 액세스 코드 생성모듈은 하드웨어 묘사언어인 VHDL로 설계되었으며 시뮬레이션 및 테스트를 위해 Xilinx FPGA를 사용하여 검증하였다. 설계된 회로의 합성결과는 치대 4.689ns의 임계지연과 최대 7-bit까지의 상관허용 오차를 보여준다.

• 대한전자공학회논문지SD
• /
• 제44권7호통권361호
• /
• pp.62-70
• /
• 2007

본 논문에서는 차세대 모바일 단말기의 카메라를 위한 MIPI CSI-2 / D-PHY 프로세서를 설계하였다. 설계된 프로세서는 멀티레인을 효과적으로 지원하기 위해 제안된 레인관리계층을 가지고 있다. 이 레인관리계층의 구조는 레인별로 존재하는 메모리를 하나로 통합하여, 송수신단이 지원하는 레인의 개수가 다른 경우에도 유연하게 관리되는 구조이다. 또한 패킷의 보전성을 확보하기 위해 CRC 코드를 사용하는데, 이를 실시간 생성을 위해 바이트 단위로 병렬 처리하는 CRC 생성기를 사용하였다. 마지막으로 데이터 레인으로부터 수신된 패킷들의 동기화 처리를 위한 동기 코드 검출기와 바이트 클럭 생성기도 설계하였다. 또한 설계된 프로세서는 테스트 벤치를 통해 RTL 검증되었고 동작함을 확인 할 수 있었다.

• Journal of Positioning, Navigation, and Timing
• /
• 제4권2호
• /
• pp.67-72
• /
• 2015

Power grid techniques are distributed over general power systems ranging from power stations to power transmission, power distribution, and users. To monitor and control the elements and performance of a power system in real time in the extensive area of power generation, power transmission, wide-area monitoring (WAM) and control techniques are required (Sattinger et al. 2007). Also, to efficiently operate a power grid, integrated techniques of information and communication technology are required for the application of communication network and relevant equipment, computing, and system control software. WAM should make a precise power grid measurement of more than once per cycle by time synchronization using GPS. By collecting the measurement values of a power grid from substations located at faraway regions through remote communication, the current status of the entire power grid system can be examined. However, for GPS that is used in general national industries, unexpected dangerous situations have occurred due to its deterioration and jamming. Currently, the power grid is based on a synchronization system using GPS. Thus, interruption of the time synchronization system of the power system due to the failure or abnormal condition of GPS would have enormous effects on each field such as economy, security, and the lives of the public due to the destruction of the synchronization system of the national power grid. Developed countries have an emergency substitute system in preparation for this abnormal situation of GPS. Therefore, in Korea, a system that is used to prepare for the interruption of GPS reception should also be established on a long-term basis; but prior to this, it is required that an evaluation technique for the time synchronization performance of a GPS receiver using an atomic clock within the power grid. In this study, a monitoring system of time synchronization based on GPS at a power grid was implemented, and the results were presented.

• 한국정보과학회논문지:정보통신
• /
• 제34권5호
• /
• pp.370-378
• /
• 2007

무선 센서 네트워크(WSNs)에서는 수많은 센서들이 사람이 접근하기 어려운 환경에 배치된다. 이러한 환경에서, 센서들의 절대적 또는 상대적인 위치정보를 이용함으로써 무선 센서 네트워크를 다양한 응용서비스에 이용할 수 있다. 지금까지는 센서 노드의 위치를 측정하는 방법으로 신호의 도착시간차(time-of-arrival, TOA)에 기반을 둔 방법이 가장 정확도가 높게 평가되었다. 그러나 TOA방법에서는 두 노드간에 clock skew나 clock drift가 생기면 거리오차가 발생하게 된다. 이러한 문제를 해결하기 위해서 주기적인 시간동기화 기법들이 제시되었는데, 이러한 방법에서는 거리오차를 줄일 수 있지만 시간동기화에 따른 overhead가 발생하게 된다. 본 논문에서는 이러한 clock skew가 발생하는 상황에서도 거리와 위치 정확도를 높일 수 있는 신호의 다중 왕복시간차(multiple round-trip times of arrival, RTOA)에 기반한 위치 측정 방법을 제안한다. 실험 결과, RTOA가 기존의 TOA방법보다 최대 93%의 위치 정확도 향상을 보였다.

• 전자공학회논문지B
• /
• 제33B권3호
• /
• pp.62-68
• /
• 1996

A CMOS transmitter ASIC for the ATM switching system etc., was designed to transmit 155.52 Mbps serial data transformed from 19.44 Mbps parallel data. 155.52 MHz clock for synchronization of data is genrated using reference 19.44 MHz clock by an analog PLL while parallel to serial data conversion is done by a digital circuit. Circuit simulations confirm that PLL locking and data conversion are accomplished successfully. The area of the designed ASIC chip is 1.3${\times}1.0mm^2$. The locking time and the power consumption of the chip are about 600 nsec and less than 150 mW, respectively.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
• /
• pp.500-503
• /
• 2008

분산 컴포넌트 시스템에서 여러 컴포넌트가 맞물려 서비스를 수행할 때 기준이 되는 시간이 필요하고 각 컴포넌트 별로 시간 오차가 발생하는 상황에서 시간 동기화 과정이 필요하다. 안정성이 중요시되고 실시간성을 보장하고자 하는 시스템에서 동기화된 시간의 정밀도는 중요한 이슈가 되고 있는데 현재까지 제안된 시간 동기화를 그대로 사용할 경우 발생할 수 있는 딜레이 요소들로 인해 동기화된 시간의 정밀도가 떨어진다. 따라서 본 논문에서는 실제 환경에 시간 동기화가 이루어질 때 오차를 발생시키는 요소들을 지적하고 보완할 수 있는 방법들은 제안함으로써 시간 동기화의 정확도를 높인다.

• 한국시뮬레이션학회논문지
• /
• 제4권2호
• /
• pp.31-40
• /
• 1995

A hybrid simulation model consists of real physical entities as well as simulated ones. It also contains logical processes for decision making for each operation units, a group of the entities. During the execution of such simulations, the physical and the logical processes consume real clock time while the activity durations of the simulated ones are generated. Due to the inherent chracteristics of the subjects of the communication channels. Since one can not undo an real event already taken place, the traditional central clock approach is used for the synchronization of the events(Kim[6]). However, there are still chances of causality errors due to the randomness in the communication delays. This error is not found in the distributed pure simulations. This paper explains the error in details and proposes a prevention scheme that is simple to implement.