• KSII Transactions on Internet and Information Systems (TIIS)
• /
• 제14권7호
• /
• pp.2891-2903
• /
• 2020

Phase-generated carrier (PGC) demodulation algorithm is the main demodulation methods in Fiber-optic interferometric sensors (FOISs). The conventional PGC demodulation algorithms are influenced by the carrier phase delay between the interference signal and the carrier signal. In this paper, an automatic carrier phase delay synchronization (CPDS) algorithm based on orthogonal phase-locked technique is proposed. The proposed algorithm can calculate the carrier phase delay value. Then the carrier phase delay can be compensated by adjusting the initial phase of the fundamental carrier and the second-harmonic carrier. The simulation results demonstrate the influence of the carrier phase delay on the demodulation performance. PGC-Arctan demodulation system based on CPDS algorithm is implemented on SoC. The experimental results show that the proposed algorithm is able to obtain and eliminate the carrier phase delay. In comparison to the conventional demodulation algorithm, the signal-to-noise and distortion ratio (SINAD) of the proposed algorithm increases 55.99dB.

• 한국전자파학회논문지
• /
• 제10권1호
• /
• pp.99-108
• /
• 1999

본 논문에서는 LMDS(Local Multipoint Distributed Services) 시스템의 역방향 채널에서 TDMA(Time D Division Multiple Access) 방식으로 ATM(Asynchronous Transfer Mode) 셀을 효율적으로 전송하기 위해 전치부호를 줄일 수 있는 블록복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스댐을 제안하고. 블록복 조의 동기성능을 향상시키기 위해 새로운 반송파 동기회로를 설계하였다. 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스템은 LMDS 환경에서 ATM 셀 단위의 버스트 데이터로 반송파 위상동 기. 심별 타이밍 동기, 슬롯 타이밍 동기 등을 수행할 때 전치부호를 아주 적게 사용하므로 효율적인 프레임 전송을 얻어질 수 있도록 하고 있다. 본 논문에서 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복 조 방식 시스템을 모의설험을 통하여 분석한 결과. 페이딩 환경에서 심벌 타이멍 옹기, 주파수 오프셋, 반송 파 위상동기할 때 전치부호를 아주 적게까지 줄이더라도 좋은 성능을 발휘함을 확인할 수 있었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.857-860
• /
• 1999

It is made possible a removal of the preamble for carrier recovery and symbol-timing recovery by storing a burst in memory with low overhead QPSK demodulation and this demodulation method also effects frame efficiency improved by processed synchronization performance. In this paper, we have proposed that new algorithm for arc-tangent look-up table which transform the input I, Q data by phase. This I, Q data plays an important role in demodulation and makes demodulator with low-overhead by storing a burst in memory. To evaluate proposed new algorithm and symbol-timing recovery method, function simulation and timing verification have been done by using synopsys VHDL tool.

• 한국전자파학회논문지
• /
• 제15권10호
• /
• pp.952-960
• /
• 2004

다양한 디지털 변복조 기술 중에서 PSK(Phase Shift Keying) 변조방식은 보편적으로 사용되는 송신 방식이다. 특히 CDMA 시스템에 이용되는 PSK 방식은 부호 오율 및 대역폭 양면에서 우수하다. 본 연구에서 사용하는 DSP 기술은 소프트웨어만을 이용하는 기술로 부가적인 하드웨어 없이 새로운 여러 가지의 송수신모드를 제공할 수 있다. 본 논문에서는 기존의 복잡한 아날로그 회로를 이용한 PSK계열의 BPSK복조기와 QPSK복조기 대신, DSP 기술을 기반으로 한 M-ary PSK(M=2, 4)복조기를 구현한다. 또한, 기존의 PSK복조기의 경우 아날로그 PLL의 동기포착 회로를 이용하여 동기를 확보하였으나, 동기회로 없이 프로그램을 사용하여 PSK신호를 복조하는 알고리즘을 제안한다. DSP는 TMS320C6203을 이용하였으며, DSP 장비에 프로그램을 에뮬레이션 시킨 후의 결과 파형을 DSP 개발툴인 code builder를 사용하여 graph view 창을 통해 확인했다. 그 결과 복조파형은 기존의 복잡한 아날로그 회로와 동일한 성능으로 정확히 신호를 복조할 수 있으며, 어떠한 주변장치를 사용하지 않고, 소프트웨어만으로 다양한 레벨의 변조파형을 복조함을 확인한다.

• 한국통신학회논문지
• /
• 제34권12B호
• /
• pp.1506-1513
• /
• 2009

본 논문은 ISO 18000-3 mode 3 PJM 모드에서 프리엠블을 이용해서 데이터 복조 시작점을 추출하는 동기화기법 및 이를 구현하는 하드웨어 구조를 제시한다. 제안된 시스템은 초기시간 선택부 및 코릴레이터로 초기 피크를 검출 후 이어지는 두 개의 코릴레이터를 이용해서 검출된 피크의 위치를 확인하여 동기를 맞춘다. 각각의 코릴레이터 템플릿 및 피크검출 알고리즘을 제시하며 제안된 시스템이 잡음 환경에서도 성공적으로 동작함을 시뮬레이션을 통해 보인다.

• 한국통신학회논문지
• /
• 제37권1A호
• /
• pp.73-81
• /
• 2012

본 논문에서는 DRM(Digital Radio Mondiale) 수신기를 위한 고속 동기화 방식을 제안한다. 제안하는 방식에서는 DRM 수신기에서 요구하는 고속 수신 성능을 만족시키기 위해 기존 동기화 방식에서 수행하는 초기 샘플링 주파수 동기과정을 생략하고 정수배 주파수(Integer Frequency) 동기 및 프레임(Frame) 검출을 수행한 후, 추적(Tracking) 과정에서 샘플링 주파수 동기를 수행한다. 샘플링 주파수 옵셋(Sampling Frequency Offset)이 포함된 OFDM(Orthogonal Frequency Division Multiplexing) 복조 심볼로부터 프레임 옵셋을 추정하기 위해 참조셀(Reference cell)에 상관 기반 추정 알고리즘을 적용하고 그 성능을 분석하여 샘플링 주파수 옵셋에 강한 알고리즘을 선정한다. 제안된 구조는 DRM 수신 신호에 샘플링 주파수 옵셋이 존재하는 경우에도 초기 샘플링 주파수 동기화 과정에 소요되는 시간을 단축할 수 있으며, 참조셀간 차동 상관(Inter-cell Differential Correlation) 기법을 사용할 경우 초기 샘플링 주파수 옵셋의 영향에 강인함을 프레임 검출 모의실험을 통해 확인한다.

• 한국통신학회논문지
• /
• 제33권2C호
• /
• pp.192-199
• /
• 2008

Ultra-wideband (UWB) 시스템의 동기화에 대한 이제까지의 연구에서는 참조 신호와 다중경로 성분들 중 어느 한 성분과의 위상을 맞추는 것을 동기화라 정의하고 빠르게 동기화하는 기법에 대하여 연구하였다. 그러나 다중경로 성분들은 서로 다른 전력을 갖기 때문에, 동기화 이후 과정들에서, 낮은 전력을 갖는 다중경로 성분에서 동기화가 될 경우에는 좋지 않은 성능을 가지며, 높은 전력을 갖는 다중경로 성분에서 동기화 할 경우에는 좋은 성능을 갖는다. 일반적으로 첫 번째 다중경로 성분이 가장 큰 전력을 가지며, 따라서 첫 번째 다중경로 성분에서 동기화함으로서 동기화 이후 과정들의 성능을 향상시킬 수 있다. 본 논문에서는 첫 번째 다중경로 성분과 참조 신호의 위상이 맞았을 때를 동기화라 새롭게 정의하고, 최대 우도 (maximum-likelihood: ML) 방법을 이용하여 UWB 다중경로 채널에서 첫 번째 다중경로 성분을 찾기 위한 최적 결정 법칙을 유도하였으며, 동시에 이에 바탕을 둔 준 최적 결정 법칙을 제안하였다. 모의실험을 통해, 새로운 동기화의 정의에 따라 동기화하였을 때, 그렇지 않을 때보다 좋은 복조 성능을 갖는 것을 확인할 수 있었으며, 본 논문에서 제안된 최적 및 준 최적 결정 법칙은 기존 결정 법칙과 비교할 때 월등한 성능을 갖는 것을 확인할 수 있었다.

• ETRI Journal
• /
• 제30권4호
• /
• pp.495-505
• /
• 2008

This paper presents a parallel processing searcher structure for the initial synchronization of a direct sequence ultra-wideband (DS-UWB) system, which is suitable for the digital implementation of baseband functionalities with a 1.32 Gsample/s chip rate analog-to-digital converter. An initial timing acquisition algorithm and a data demodulation method are also studied. The proposed searcher effectively acquires initial symbol and frame timing during the preamble transmission period. A hardware efficient receiver structure using 24 parallel digital correlators for binary phase-shift keying DS-UWB transmission is presented. The proposed correlator structure operating at 55 MHz is shared for correlation operations in a searcher, a channel estimator, and the demodulator of a RAKE receiver. We also present a pseudo-random noise sequence generated with a primitive polynomial, $1+x^2+x^5$, for packet detection, automatic gain control, and initial timing acquisition. Simulation results show that the performance of the proposed parallel processing searcher employing the presented pseudo-random noise sequence outperforms that employing a preamble sequence in the IEEE 802.15.3a DS-UWB proposal.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.290-297
• /
• 2014

OFDM(Orthogonal Frequency Division Multiplexing) 수신기의 동기화는 시간영역의 심벌타이밍옵셋 추정과 주파수영역의 반송주파수옵셋 추정으로 이루어진다. 이 논문은 소수배 반송주파수옵셋 추정이 이루어진 이후 잔여의 정수배 주파수옵셋 추정에 대한 새로운 방법을 제안한다. 정수배의 반송주파수 옵셋은 복조기의 BER 성능을 열화시키므로 반드시 교정되어야 한다. 여기에서 제안하는 방법은 길이가 N인 PN 시퀀스의 칩들을 OFDM 부반송파에 변조시켜서 송신하고, 수신기는 수신된 신호를 FFT 수행후 국부에서 발생된 알려진 PN 시퀀스와 비교하여 PN 시퀀스의 위상을 추적함으로 정수배의 반송주파수 옵셋을 찾는 것이다. 이것은 기존의 제안된 차동변조된 신호의 에너지를 측정하는 방법에 비해서 계산속도가 빠르며, 간단한 훈련심벌(training symbol)로 동기를 찾을 수 있는 장점이 있다.