• 전자공학회논문지
• /
• 제50권4호
• /
• pp.43-51
• /
• 2013

디지털 보청기에 적합한 저전력 3차 델타-시그마 모듈레이터를 설계하였다. 적분기의 출력 스윙을 최소화 하도록 모듈레이터 구조의 계수를 최적화하고, AB급 출력단을 갖는 2단 연산증폭기와 switched-capacitor 구조를 사용하여 전력소모를 최소화 하였다. 본 모듈레이터는 130nm CMOS 공정을 이용하여 제작되었으며, 샘플링 주파수가 3.2MHz일 때 100Hz-10kHz의 신호대역에서 79dB의 SNR(Signal-to-Noise Ratio)이 측정되었다. 전력소모는 1.2V 전원전압에서 $60{\mu}W$에 불과하며 A/D 변환기 코어의 크기는 $0.53mm{\times}0.53mm$ 이다.

• 전기전자학회논문지
• /
• 제3권1호
• /
• pp.11-21
• /
• 1999

본 논문은 기존의 오디오 DAC 칩 외부의 아날로그 저역통과 필터를 하나의 칩에 집적하기 위하여 디지털 보간 필터의 구조를 FIR와 IIR 필터를 혼합한 구조를 제시하였다. 제시된 디지털 보간 필터를 이용한 ${\Delta}{\Sigma}$ 변조기 출력은 통과대역 내 (>$0.41{\times}fs$) 진폭은 ${\pm}0.001dB,\;0.41{\times}fs$에서 감쇠는 -0.0025[dB], 저지대역 이상(>$0.59{\times}fs$)에서 감쇠는 -75dB였고, 통과대역 내에서 군지연이 30.07/fs[s]이고, 군지연 오차가 0.1672%였다. 또한 저지대역 65[kHz]에서 감쇠가 약 -20[dB] 향상되어 이로 인해 기존의 디지털 보간 필터 구조에 비해 아날로그 저역통과 필터의 RC 적을 감소시킬 수 있음을 알 수 있었다.

• 대한기계학회논문집
• /
• 제14권1호
• /
• pp.87-95
• /
• 1990

본 연구에서는 고온기기의 구조용 부재로 널리 사용되고 있는 304스테인리스 강을 선택하여 상온, $538^{\circ}C$($1000^{\circ}$ F) 및 $593^{\circ}C$($1100^{\circ}C$ F) 고온하의 작은 표면노치 시험편 에서 발생한 표면 피로 균열의 성장거동을 레플리카법에 의하여 상세히 관찰측정하여 파괴역학적으로 해석 연구하고자 한다. 즉 피로균열의 성장특성을 ....$\DELTA\sigma^{n}$a의 매 개변수를 도입하여 정량적으로 평가하고, 수명예측을 실시하여 그 유용성을 비교검토 하였다. 또한 피로균열의 성장에 관한 실험결과 자료들을 PC를 이용하여 전산하고 도식화함으로써 파괴역학적 설계에 유용한 기초적 자료를 제시하고자 하였다.

• 대한의용생체공학회:의공학회지
• /
• 제28권3호
• /
• pp.429-440
• /
• 2007

A coded excitation has been studied to improve the performance for ultrasound imaging in term of SNR, imaging frame rate, contrast to tissue ratio, and so forth. However, it requires a complicated arbitrary waveform transmitter for each active channel that is typically composed of a multi-bit Digital-to-Analog Converter (DAC) and a linear power amplifier (LPA). Not only does the LPA increase the cost and size of a transmitter block, but it consumes much power, increasing the system complexity further and causing a heating-up problem. This paper proposes an optimized 1.5bit fourth order sigma-delta modulation technique applicable to design an efficient arbitrary waveform generator with greatly reduced power dissipation and hardware. The proposed SDM can provide a required SQNR with a low over-sampling ratio of 4. To this end, the loop coefficients are optimized to minimize the quantization noise power in signal band while maintaining system stability. In addition, the decision level for the 1.5 bit quantizer is optimized for a given input waveform, which results in the SQNR improvement of more than 5dB. Computer simulation results show that the SQNR of a FM(frequency modulated) signal generated by using the proposed method is about 26dB, and the peak side-lobe level (PSL) of its compressed waveform on receive is -48dB.

• 대한전자공학회논문지SD
• /
• 제42권7호
• /
• pp.21-26
• /
• 2005

본 논문에서는 작은 면적을 갖는 저전력 스위치-매트릭스 구조의 델타-시그마 D/A 변환기용 준 디지털 FIR 재생필터를 제안하였다. 제안된 재생필터는 계수를 7 비트로 양자화하고 각 비트 값에 대응하는 전류를 생성하는 7 개의 전류원을 사용하는 구조로 205 개의 탭을 가지며 1419 개의 스위칭 트랜지스터로 구현되었다. 제안된 필터는 0.25 um CMOS공정을 이용하여 설계되었으며 전체 칩 면적은 1.5 mm$^{2}$으로 2.5 V에서 3.8 mW의 소비 전력을 갖는다. 모의실험 결과 104 dB의 다이나믹 레인지와 -84 dB의 대역 밖의 노이즈 허용값을 나타내어 고해상도 오디오용 DAC에 적합하다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.6-14
• /
• 2011

본 논문에서는 배터리의 전류, 전압을 측정하기 위한 analog front-end IC 를 설계 하였다. 회로는 크게 programmable gain instrumentation amplifier (PGIA)와 델타-시그마 모듈레이터로 구성 되어 있다. 델타-시그마 모듈레이터는 2차 단일 비트 구조이고 0.25 ${\mu}m$ CMOS 공정을 사용 하였다. 설계된 회로는 오버 샘플링 비율이 256일 때 2 kHz 신호 대역에서 signal-to-noise ratio (SNR)는 82 dB 의 성능을 가지고, differential nonlinearity (DNL)은 ${\pm}$ 0.3 LSB (16bit 기준), integral nonlinearity (INL)은 ${\pm}$ 0.5 LSB 이다. 전체 소비 전력은 4.5 mW 이다.

• 한국통신학회논문지
• /
• 제37권8A호
• /
• pp.712-719
• /
• 2012

본 논문은 오디오 신호 처리 시스템의 저속 고해상도 ADC를 위해 설계된 CMOS 단일비트 3차 델타시그마 변조기를 설계하였다. 변조기 내 적분기에 사용되는 연산증폭기의 전력소모를 감소시키기 위해서 연산증폭기내 바이어스 전류원에 차단/동작 기능을 하는 스위치를 장착시켰다. 또한 변조기내 스위치의 위치를 최적화 하여 기존의 스위칭 방식에서 발생하는 주파수 특성 변화를 최소화하였다. 단일 비트 3차 델타시그마 변조기 구조를 선택하였으며, 제안한 델타 시그마 변조기의 성능측정결과 전원 전압 3.3V, 샘플링 주파수 6.4MHz, 입력주파수 20KHz에서 17.1mW의 전력소모를 나타냈다. SNDR은 84.3dB, 유효비트수는 13.5비트를 나타내었다.

• 대한전자공학회논문지SD
• /
• 제47권8호
• /
• pp.64-72
• /
• 2010

본 논문은 UWB주파수 합성기용 광대역 전압 제어 발진기로 시그마-델타 모듈레이션을 이용하여 미세한 성긴 튜닝을 구현하였다. 제안된 성긴 튜닝 방법은 위상 잡음 성능의 저하 없이 작은 유효 주파수 해상도를 제공한다. 3단계의 성긴 튜닝구조로 전압제어 발진기는 광대역과 미세 튜닝 단계를 동시에 구현한다. 본 전압 제어기를 포함한 주파수 합성기는 0.13 ${\mu}m$ CMOS공정으로 구현되었고, 5.8-6.8 GHz의 대역에 3.9 kHz의 유효 주파수 해상도를 갖는다. 측정된 위상 잡음은 1 MHz 오프셋에서 -108 dBc/Hz이고, 5.9 mW 전력 소모로 16.8 %의 튜닝 범위를 갖으며, 튜닝 범위를 갖는 Figure-of-merit(FoM)은 -181.58 dBc/Hz이다.

• 대한전자공학회논문지SD
• /
• 제45권1호
• /
• pp.28-36
• /
• 2008

이번 논문은 implantable cardiac 페이스메이커의 검출 단 로서 저전압, 저전력 단일-비트 삼차 델타-시그마 모듈레이터를 구현하였다. 1V이하의 전원 전압에서 효과적으로 동작하기 위하여 distributed feedforward구조와 벌크-드리븐 OTA를 활용하였다. 설계된 모듈레이터는 0.8V의 전원 전압에서 49dB의 dynamic range를 가지면서 816nW의 파워를 소모하였다. 파워 소모를 획기적으로 줄임으로서 페이스메이커뿐만 아니라 제한된 배터리에서 동작하는 implantable 의료 기기에서 다양한 활용이 가능할 것으로 생각된다. 본 모듈레이터의 칩 크기는 $1000{\mu}m{\times}500{\mu}m$로서 $0.18{\mu}m$ CMOS standard 공정으로 제작되었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제14권1호
• /
• pp.109-116
• /
• 2014

This paper presents a high-efficiency digital class-D audio amplifier using a composite interpolation filter for portable audio devices. The proposed audio amplifier is composed of an interpolation filter, a delta-sigma modulator, and a class-D output stage. To reduce power consumption, the designed interpolation filter has an optimized composite structure that uses a direct-form symmetric and Lagrange FIR filters. Compared to the filters with homogeneous structures, the hardware cost and complexity are reduced by about half by the optimization. The coefficients of the digital delta-sigma modulator are also optimized for low power consumption. The class-D output stage has gate driver circuits to reduce shoot-through current. The implemented class-D audio amplifier exhibited a high efficiency of 87.8 % with an output power of 57 mW at a load impedance of $16{\Omega}$ and a power supply voltage of 1.8 V. An outstanding signal-to-noise ratio of 90 dB and a total harmonic distortion plus noise of 0.03 % are achieved for a single-tone input signal with a frequency of 1 kHz.