• 제목/요약/키워드: Short channel effect

검색결과 244건 처리시간 0.027초

Double-Gate MOSFET을 이용한 공핍형 NEMFET의 특성 분석 및 최적화 (Analysis and Optimization of a Depletion-Mode NEMFET Using a Double-Gate MOSFET)

  • 김지현;정나래;김유진;신형순
    • 대한전자공학회논문지SD
    • /
    • 제46권12호
    • /
    • pp.10-17
    • /
    • 2009
  • Double-Gate MOSFET 구조를 사용한 Nano-Electro-Mechanical MOSFET (NEMFET)는 게이트 길이가 짧아지면서 나타나는 단채널 현상을 효과적으로 제어하는 새로운 구조의 차세대 소자이다. 특히 공핍형 Double-gate NEMFET (Dep-DGNEMFET)은 차단 상태에서 얇은 산화막을 가지므로 subthreshold 전류가 효과적으로 제어된다. 이러한 Dep-DGNEMFET 특성에 대한 해석적 수식을 유도하고 소자 구조가 변화하는 경우의 특성 변화를 분석하였다. 또한 ITRS (International Technology Roadmap for Semiconductors) 전류 기준값을 만족시키기 위하여 Dep-DGNEMFET 소자 구조를 최적화 하였다.

Partially-insulated MOSFET (PiFET) and Its Application to DRAM Cell Transistor

  • Oh, Chang-Woo;Kim, Sung-Hwan;Yeo, Kyoung-Hwan;Kim, Sung-Min;Kim, Min-Sang;Choe, Jeong-Dong;Kim, Dong-Won;Park, Dong-Gun
    • JSTS:Journal of Semiconductor Technology and Science
    • /
    • 제6권1호
    • /
    • pp.30-37
    • /
    • 2006
  • In this article, we evaluated the structural merits and the validity of a partially insulated MOSFET (PiFET) through the fabrication of prototype transistors and an 80 nm 512M DDR DRAM with partially-insulated cell array transistors (PiCATs). The PiFETs showed the outstanding short channel effect immunity and off-current characteristics over the conventional MOSFET, resulting from self-induced halo region, self-limiting SID shallow junction, and reduced junction area due to PiOX layer formation. The DRAM with PiCATs also showed excellent data retention time. Thus, the PiFET can be a promising alternative for ultimate scaling of planar MOSFET.

레이저 적층 마레이징강의 기계적 특성 및 피로 특성 (Fatigue and mechanical properties of laser deposited maraging steel)

  • 홍석관
    • Design & Manufacturing
    • /
    • 제12권3호
    • /
    • pp.36-41
    • /
    • 2018
  • Metal 3D printing is very useful for making the injection molds containing complex conformal cooling channels. The most important issue of the 3D printed molds is cost and life cycle. However, powder bed fusion (PBF) methods are vulnerable to fatigue loading because of the presence of pores and rough surfaces. In the present study, the fatigue test was performed to obtain fatigue analysis input data for predicting the durability of a 3D printed injection mold core. The metal 3D printer used to manufacture the specimen was OPM250L from Sodick, and the metal powder material was maraging steel. The ultrasonic fatigue testing method was adopted for the fatigue test. A key advantage of the ultrasonic fatigue method is that $10^8{\sim}10^9$ long cycle test data or more could be obtained within a relatively short period. Based on the results of the experiment, the effect of heat treatment was negligible. However, there was an apparent difference in durability depending on the presence or absence of the surface treatment.

마이크로미터 크기의 유기 전계 효과 트랜지스터 제작 (Fabrication of Micron-sized Organic Field Effect Transistors)

  • 박성찬;허정환;김규태;하정숙
    • 한국진공학회지
    • /
    • 제20권1호
    • /
    • pp.63-69
    • /
    • 2011
  • 본 연구에서는 기존 실리콘 반도체 기술 기반의 포토 및 이빔 리소그래피 공정을 통하여 유기 반도체 소자를 패터닝하였다. P3HT나 PEDOT 등의 유기 반도체는 용매에 녹기 때문에 MIMIC (micro-molding in capillaries)이나 inkjet printing 기술을 이용하여 마이크로미터 크기의 소자 제작이 가능하였으나, 펜타신은 용매에 녹지 않기 때문에 매우 복잡한 방법으로 마이크로미터 크기의 소자를 제작하여왔다. 그러나, 본 연구에서는 원자층 증착 방법으로 증착한 산화 알루미늄막을 펜타신의 보호층으로 이용하여 기존의 포토 및 이빔 리소그래피 방법으로 마이크로미터크기의 펜타신 소자를 제작하였으며 그 전기 특성을 확인하였다.

저압화학증착을 이용한 실리콘-게르마늄 이종접합구조의 에피성장과 소자제작 기술 개발 (Development of SiGe Heterostructure Epitaxial Growth and Device Fabrication Technology using Reduced Pressure Chemical Vapor Deposition)

  • 심규환;김상훈;송영주;이내응;임정욱;강진영
    • 한국전기전자재료학회논문지
    • /
    • 제18권4호
    • /
    • pp.285-296
    • /
    • 2005
  • Reduced pressure chemical vapor deposition technology has been used to study SiGe heterostructure epitaxy and device issues, including SiGe relaxed buffers, proper control of Ge component and crystalline defects, two dimensional delta doping, and their influence on electrical properties of devices. From experiments, 2D profiles of B and P presented FWHM of 5 nm and 20 nm, respectively, and doses in 5×10/sup 11/ ∼ 3×10/sup 14/ ㎝/sup -2/ range. The results could be employed to fabricate SiGe/Si heterostructure field effect transistors with both Schottky contact and MOS structure for gate electrodes. I-V characteristics of 2D P-doped HFETs revealed normal behavior except the detrimental effect of crystalline defects created at SiGe/Si interfaces due to stress relaxation. On the contrary, sharp B-doping technology resulted in significant improvement in DC performance by 20-30 % in transconductance and short channel effect of SiGe HMOS. High peak concentration and mobility in 2D-doped SiGe heterostructures accompanied by remarkable improvements of electrical property illustrate feasible use for nano-sale FETs and integrated circuits for radio frequency wireless communication in particular.

감귤시장의 유통단계별 가격 인과성 분석 (A Causality Analysis of the Tangerine Market by Distribution Channel)

  • 강석규;고봉현
    • 한국산학기술학회논문지
    • /
    • 제19권3호
    • /
    • pp.376-381
    • /
    • 2018
  • 본 연구에서는 벡터오차수정모형(VECM)을 이용하여 유통단계별 감귤시장의 가격전이 메커니즘을 이해하고 가격 결정력을 지니는 유통단계를 확인하고자 하였다. 일반적으로 농 축 수산물의 유통과정은 도매시장에서 소매시장으로 가는 2단계 유통과정을 거친다. 그러나 경우에 따라서는 산지 도매시장에서 소비지 도매시장을 거쳐 소비지 소매시장으로 가는 3단계 유통과정을 거치는 경우도 있다. 이렇게 각 시장에서 형성되는 농 축 수산물의 가격은 유통마진의 격차를 두고 서로 밀접한 연관을 지니며 움직이는 것이 특징이다. 그러나 각 시장의 가격결정 과정에서 농어업인, 도소매 유통인 및 가공업자 등의 시장지배력, 소비자 또는 정부의 영향력에 따라 각 시장의 가격생성 메커니즘이 영향을 받을 것이고, 이에 따라 각 시장의 인과행태가 발생할 것이다. 제주감귤 역시 생산자 단체와 산지 유통인을 통하여 도매시장이나 대량 수요처 등으로 운송되며 도 소매시장 및 대형유통업체를 통하여 최종 소비자에게 유통되고 있어 전반적으로 도매시장에서 소매시장으로 가는 2단계 유통과정을 거치고 있다고 볼 수 있다. 본 연구의 주요 결과는 다음과 같이 요약할 수 있다. 첫째, 감귤의 도매가격과 소매가격 간의 유통단계별 수준변수 시계열에서 장기균형관계가 성립하였다. 둘째, 감귤 가격의 도매시장과 소매시장 간의 인과방향은 단기적인 측면에서 도매시장에서 소매시장으로의 일방적인 인과방향을 확인할 수 있었다. 셋째, 장기적인 측면에서 감귤 가격의 도매시장과 소매시장 간에는 서로 쌍방향적인 피드백 효과가 있는 것으로 분석되었다. 이러한 결과는 감귤 유통시장에서 도매가격이 가격형성에 가장 중심적인 역할을 하며, 감귤의 가격결정에 있어 도매시장의 영향력이 매우 크게 나타나고 있음을 의미한다고 하겠다. 결국 경쟁력 있는 감귤산업의 발전을 위해서는 산지 조직화를 통한 감귤생산의 수급조절 정책의 적극적인 추진이 필요한 것으로 사료된다.

염소(Chlorine)가 도입된 $SiO_2/Si$ 계면을 가지는 게이트 산화막의 특성 분석 (Characterization of Gate Oxides with a Chlorine Incorporated $SiO_2/Si$ Interface)

  • 유병곤;유종선;노태문;남기수
    • 한국진공학회지
    • /
    • 제2권2호
    • /
    • pp.188-198
    • /
    • 1993
  • 두께가 6~10 nm인 게이트 산화막의 계면에 염소(Cl)를 도입시킨 n-MOS capacitor 및 n-MOSFET을 제잘하여 물성적인 방법(SIMS, ESCA)과 전기적인 방법에 의해서 소자의 특성을 분석, 평가하였다. Last step TCA법을 이용하여 성장시킨 산화막은 No TCA법으로 성장시킨 것보다 mobility가 7% 정도 증가하였고, 결함 밀도도 감소하였다. Time-zero-dielectric-breakdown(TZDB)으로 측정한 결과, Cl를 도입한 막의 파괴 전계(breakdon field)는 18 MV/cm인데, 이것은 Cl을 도입하지 않은 것보다 약 0.6 MV/cm 정도 높은 값이다. 또한 time-dependent-dielectric-breakdown(TDDB) 결과로부터 수명이 20년 이상인 것으로 평가되었고, hot carrier 신뢰성 측정으로부터 평가한 소자의 수명도 양호한 것으로 나타났다. 이상의 결과에서 Cl을 계면에 도입시킨 게이트 산화막을 가진 소자가 좋은 특성을 나타내고 있으므로 Last step TCA법을 종래의 산화막 성장 방법 대신에 사용하면 MOSFET 소자의 새로운 게이트 절연막 성장법으로서 대단히 유용할 것으로 생각된다.

  • PDF

Poly-4-vinylphenol and Poly (melamine-co-formaldehyde)-based Tungsten Diselenide (WSe2) Doping Method

  • Nam, Hyo-Jik;Park, Hyung-Youl;Park, Jin-Hong
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
    • /
    • pp.194.1-194.1
    • /
    • 2015
  • Transition metal dichalcogenide (TMD) with layered structure, has recently been considered as promising candidate for next-generation flexible electronic and optoelectronic devices because of its superior electrical, optical, and mechanical properties.[1] Scalability of thickness down to a monolayer and van der Waals expitaxial structure without surface dangling bonds (consequently, native oxides) make TMD-based thin film transistors (TFTs) that are immune to the short channel effect (SCE) and provide very high field effect mobility (${\sim}200cm^2/V-sec$ that is comparable to the universal mobility of Si), respectively.[2] In addition, an excellent photo-detector with a wide spectral range from ultraviolet (UV) to close infrared (IR) is achievable with using $WSe_2$, since its energy bandgap varies between 1.2 eV (bulk) and 1.8 eV (monolayer), depending on layer thickness.[3] However, one of the critical issues that hinders the successful integration of $WSe_2$ electronic and optoelectronic devices is the lack of a reliable and controllable doping method. Such a component is essential for inducing a shift in the Fermi level, which subsequently enables wide modulations of its electrical and optical properties. In this work, we demonstrate n-doping method for $WSe_2$ on poly-4-vinylphenol and poly (melamine-co-formaldehyde) (PVP/PMF) insulating layer and adjust the doping level of $WSe_2$ by controlling concentration of PMF in the PVP/PMF layer. We investigated the doping of $WSe_2$ by PVP/PMF layer in terms of electronic and optoelectronic devices using Raman spectroscopy, electrical measurements, and optical measurements.

  • PDF

Surface Preparation of III-V Semiconductors

  • 임상우
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2015년도 제49회 하계 정기학술대회 초록집
    • /
    • pp.86.1-86.1
    • /
    • 2015
  • As the feature size of Si-based semiconductor shrinks to nanometer scale, we are facing to the problems such as short channel effect and leakage current. One of the solutions to cope with those issues is to bring III-V compound semiconductors to the semiconductor structures, because III-V compound semiconductors have much higher carrier mobility than Si. However, introduction of III-V semiconductors to the current Si-based manufacturing process requires great challenge in the development of process integration, since they exhibit totally different physical and chemical properties from Si. For example, epitaxial growth, surface preparation and wet etching of III-V semiconductors have to be optimized for production. In addition, oxidation mechanisms of III-V semiconductors should be elucidated and re-growth of native oxide should be controlled. In this study, surface preparation methods of various III-V compound semiconductors such as GaAs, InAs, and GaSb are introduced in terms of i) how their surfaces are modified after different chemical treatments, ii) how they will be re-oxidized after chemical treatments, and iii) is there any effect of surface orientation on the surface preparation and re-growth of oxide. Surface termination and behaviors on those semiconductors were observed by MIR-FTIR, XPS, ellipsometer, and contact angle measurements. In addition, photoresist stripping process on III-V semiconductor is also studied, because there is a chance that a conventional photoresist stripping process can attack III-V semiconductor surfaces. Based on the Hansen theory various organic solvents such as 1-methyl-2-pyrrolydone, dimethyl sulfoxide, benzyl alcohol, and propylene carbonate, were selected to remove photoresists with and without ion implantation. Although SPM and DIO3 caused etching and/or surface roughening of III-V semiconductor surface, organic solvents could remove I-line photoresist without attack of III-V semiconductor surface. The behavior of photoresist removal depends on the solvent temperature and ion implantation dose.

  • PDF

CLARK 유역추적법에 의한 계획홍수량 산정에 미치는 매개변수의 민감도 분석 (A Sensitivity Analysis of Model Parameters involved in Clark Method on the Magnitude of Design Flood for urban Watersheds)

  • 윤광원;원석연;윤용남
    • 물과 미래
    • /
    • 제27권4호
    • /
    • pp.85-94
    • /
    • 1994
  • 본 연구에서는 국내에서 도시하천유역의 설계홍수량 산정을 위해 사용되고 있는 Clark 유역추적방법에서의 매개변수들의 민감도 분석을 실시하여, 각 매개변수가 도시소유역의 계획홍수량에 미치는 영향을 살펴보고자 하였다. 먼저 적용강우의 시간분포형태에 따른 영향을 살펴보기 위해 Huff 분포, Yen & Chow 분포 그리고 일본에서 사용되는 중앙집중형 강우분포를 단기간강우로 선정하였으며, 국내에서 가장 널리 사용되고 있는 강우분포인 Mononobe 24시간-강우분포를 선정하였다. 또한 유효강우량의 산정을 위해 사용되는 SCS 방법의 CN 값과 시간-면적 곡선의 작성을 위한 소유역 구분 방법의 영향도 검토하였다. 저류상수 K는 Clark 방법의 매개변수 중 계획홍수량에 가장 큰 영향을 주는 인자이므로, 본 연구에서는 K값이 계획홍수량에 미치는 영향을 분석하였고, 실측자료가 없는 유역에서는 K값 산정을 위해 사용될 수 있는 다중 회귀방정식을 제시하였다.

  • PDF