• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.239-240
• /
• 2008

As semiconductor devices are scaled down for better performance and more functionality, the Cu-based interconnects suffer from the increase of the resistivity of the Cu wires. The resistivity increase, which is attributed to the electron scattering from grain boundaries and interfaces, needs to be addressed in order to further scale down semiconductor devices [1]. The increase in the resistivity of the interconnect can be alleviated by increasing the grain size of electroplating (EP)-Cu or by modifying the Cu surface [1]. Another possible solution is to maximize the portion of the EP-Cu volume in the vias or damascene structures with the conformal diffusion barrier and seed layer by optimizing their deposition processes during Cu interconnect fabrication, which are currently ionized physical vapor deposition (IPVD)-based Ta/TaN bilayer and IPVD-Cu, respectively. The use of in-situ etching, during IPVD of the barrier or the seed layer, has been effective in enlarging the trench volume where the Cu is filled, resulting in improved reliability and performance of the Cu-based interconnect. However, the application of IPVD technology is expected to be limited eventually because of poor sidewall step coverage and the narrow top part of the damascene structures. Recently, Ru has been suggested as a diffusion barrier that is compatible with the direct plating of Cu [2-3]. A single-layer diffusion barrier for the direct plating of Cu is desirable to optimize the resistance of the Cu interconnects because it eliminates the Cu-seed layer. However, previous studies have shown that the Ru by itself is not a suitable diffusion barrier for Cu metallization [4-6]. Thus, the diffusion barrier performance of the Ru film should be improved in order for it to be successfully incorporated as a seed layer/barrier layer for the direct plating of Cu. The improvement of its barrier performance, by modifying the Ru microstructure from columnar to amorphous (by incorporating the N into Ru during PVD), has been previously reported [7]. Another approach for improving the barrier performance of the Ru film is to use Ru as a just seed layer and combine it with superior materials to function as a diffusion barrier against the Cu. A RulTaN bilayer prepared by PVD has recently been suggested as a seed layer/diffusion barrier for Cu. This bilayer was stable between the Cu and Si after annealing at $700^{\circ}C$ for I min [8]. Although these reports dealt with the possible applications of Ru for Cu metallization, cases where the Ru film was prepared by atomic layer deposition (ALD) have not been identified. These are important because of ALD's excellent conformality. In this study, a bilayer diffusion barrier of Ru/TaCN prepared by ALD was investigated. As the addition of the third element into the transition metal nitride disrupts the crystal lattice and leads to the formation of a stable ternary amorphous material, as indicated by Nicolet [9], ALD-TaCN is expected to improve the diffusion barrier performance of the ALD-Ru against Cu. Ru was deposited by a sequential supply of bis(ethylcyclopentadienyl)ruthenium [Ru$(EtCp)_2$] and $NH_3$plasma and TaCN by a sequential supply of $(NEt_2)_3Ta=Nbu^t$ (tert-butylimido-trisdiethylamido-tantalum, TBTDET) and $H_2$ plasma. Sheet resistance measurements, X-ray diffractometry (XRD), and Auger electron spectroscopy (AES) analysis showed that the bilayer diffusion barriers of ALD-Ru (12 nm)/ALD-TaCN (2 nm) and ALD-Ru (4nm)/ALD-TaCN (2 nm) prevented the Cu diffusion up to annealing temperatures of 600 and $550^{\circ}C$ for 30 min, respectively. This is found to be due to the excellent diffusion barrier performance of the ALD-TaCN film against the Cu, due to it having an amorphous structure. A 5-nm-thick ALD-TaCN film was even stable up to annealing at $650^{\circ}C$ between Cu and Si. Transmission electron microscopy (TEM) investigation combined with energy dispersive spectroscopy (EDS) analysis revealed that the ALD-Ru/ALD-TaCN diffusion barrier failed by the Cu diffusion through the bilayer into the Si substrate. This is due to the ALD-TaCN interlayer preventing the interfacial reaction between the Ru and Si.

• 전력전자학회논문지
• /
• 제11권5호
• /
• pp.463-470
• /
• 2006

본 논문에서는 새로운 방식의 3상 전력품질 외란발생기를 제안하였다. 제안한 방식은 전압새그(sag), 스웰(swell), 순간정전, 전압불평형, 과전압, 저전압 뿐 아니라 위상급변 발생도 가능하다. 전압변동의 각 모드별 동작해석을 하였으며, 특히 위상급변 모드에서의 위상변위량을 정량적으로 제시하였다. 위상변위량은 외란발생기를 구성하는 변압기들의 변압비에 의해 결정되므로 변위량의 설정이 용이하다. 기존방식에 비하여 구조가 간단하고 주요 구성품이 SCR 사이리스터와 변압기류이므로 시스템의 신뢰도가 높고 저렴한 비용으로 구현이 가능하다는 특징이 있다. 또한 PWM 스위칭 없이 동작이 이루어지므로 효율을 극대화할 수 있으며 제어도 용이하다. 각 모드별 동작을 시뮬레이션을 통하여 확인하였으며 5kVA 용량의 부하조건에서 실험을 수행하여 제안한 방식의 타당성을 입증하였다. 제안한 방식의 외란발생기는 UPS, DVR, DSTATCOM, SSTS 등의 전력품질 개선장치들의 성능시험을 하는데 있어서 효과적이고 경제적인 시스템을 구현하고자 하는 경우에 크게 기여할 것으로 기대한다.

• 비파괴검사학회지
• /
• 제22권4호
• /
• pp.333-346
• /
• 2002

재료에 가해지는 하중에 따른 변형정도를 측정하는 연속압입시험은 비파괴적으로 재료의 기계적 물성을 직접 평가할 수 있는 기법으로, 하충의 범위에 따라 macro, micro 그리고 nano의 세 범위로 나눌 수 있다. Macro 범위는 kgf 영역에서 사용되어, 국부 영역의 인장물성과 신뢰성 저하의 주요 원인인 잔류응력을 구할 수 있으며, 최근에는 국내기술에 의해 관련 기기와 기술이 개발되었다. 산업구조물, 사용중인 배관 등 기존 시험법으로는 평가하기 힘든 소재의 신뢰성 평가에 많은 활용이 이루어지고 있다. Micro 범위는 gf 영역으로, macro 범위보다 높은 분해능에 의해 용접부 등 물성 구배가 존재하는 재료에 사용된다. 한편 mgf 영역의 극미소하중에 적용되는 nanoindentation technique은 기본적으로 경도와 탄성계수를 구할 수 있으며, 잔류응력, 인장물성 등을 유도하는 연구가 진행중이다. 반도체 재료, 다 상 재료, 바이오 소재 등에서 많은 활용이 이루어지고 있으며, 그 수요가 급격히 증가하고 있는 추세이다. 이러한 연구 들올 바탕으로 하여 국제 표준 규격 및 국내 표준 규격의 제정이 추진 중이다.

• Current Photovoltaic Research
• /
• 제4권3호
• /
• pp.108-113
• /
• 2016

III-V compound semiconductor based thin film solar cells promise relatively higher power conversion efficiencies and better device reliability. In general, the thin film III-V solar cells are fabricated by an epitaxial lift-off process, which requires an $Al_xGa_{1-x}As$ ($x{\geq}0.8$) sacrificial layer and an inverted solar cell structure. However, the device performance of the inversely grown solar cell could be degraded due to the different internal diffusion conditions. In this study, InGaP/GaAs double-junction solar cells are inversely grown by MOCVD on GaAs (100) substrates. The thickness of the GaAs base layer is reduced to minimize the thermal budget during the growth. A wide band gap p-AlGaAs/n-InGaP tunnel junction structure is employed to connect the two subcells with minimal electrical loss. The solar cell structures are transferred on to thin metal films formed by Au electroplating. An AlAs layer with a thickness of 20 nm is used as a sacrificial layer, which is removed by a HF:Acetone (1:1) solution during the epitaxial lift-off process. As a result, the flexible InGaP/GaAs solar cell was fabricated successfully with an efficiency of 27.79% under AM1.5G illumination. The efficiency was kept at almost the same value after bending tests of 1,000 cycles with a radius of curvature of 10 mm.

• 한국조명전기설비학회지:조명전기설비
• /
• 제11권5호
• /
• pp.44-52
• /
• 1997

반도체와 IC를 포함한 전자회로는 서지 전압 및 전류에 대해 매우 취약하다. 따라서 전자회로와 교류전원선로에 서지보호장치가 널리 사용되고 있다. 이들 서지보호장치의 동작에 의해 누전 차단기가 오동작 할 수 있으며, 누전 차단기의 오동작에 의한 교류전원의 차단은 전자.정보화 시스템의 운전효율 및 신뢰성의 저하와 경제적인 손실 등과 같은 단점을 초래한다. 본 연구의 목적은 서지 전압에 대한 누전 차단기의 오동작 특성을 조사하는 것이다. 10〔kV〕의 1.2/50〔$\mu\textrm{s}$〕서지전압발생기를 제작하였으며, 한국공업규격 KS C 4613의 시험조건과 바리스터를 포함하는 모의 시험회로 조건에 대해 서지 전압을 인가하였을 때 누전 차단기의 오동작 특성을 측정하였다. 그 결과, 서지 전압과 표류정전용량이 증가함에 따라 누전 차단기의 영상전류의 피크값은 증가하였다. 본 연구에서 사용된 모든 누전 차단기는 KS C 4613에 규정된 뇌임펄스 부동작 시험조건에는 적합하였다. 그러나 바리스터를 삽입한 시험회로 조건에서는 단지 1종의 시료를 제외하고 모두 오동작하였다. 서지보호장치를 가지고 있는 교류전원선로에 설치된 누전차단기는 오동작할 가능성이 매우 높다.

• 전자공학회논문지D
• /
• 제36D권10호
• /
• pp.17-22
• /
• 1999

이 논문에서는 플래시 EEPROM 셀에서의 데이터 보존 특성을 개선하기 위해서 IPD(inter-poly-dielectrics) 층을 사용하는 새로운 제안에 관한 연구 결과들을 논의하였다. 이 연구를 위하여 약 10nm 두께의 게이트 산호막을 갖으며 또한 ONO 또는 ONON IPD 층을 갖는 적층형-게이트 플래시 EEPROM 셀들을 제작하였다. 측정 결과를 보면 ONO IPD 층을 갖는 소자들은 데이터 보존 특성이 심각하게 열화 되었으며, 그 특성의 활성화 에너지도 0.78 eV로 플래시 EEPROM 셀을 위하여 요구되는 최소 값(1.0 eV)보다 상당히 낮았다. 이는 구동 소자용 트랜지스터(peripheral MOSFET) 소자들의 게이트 산호막을 형성하기 위한 건열산화 공정 바로 직전에 실시하는 세정 공정 동안 IPD 층의 상층 산화막의 일부 또는 전부가 식각되었기 때문인 것으로 믿어진다. 반면에, ONON IPD 층을 갖는 소자들의 데이터 보존 특성은 상단히 (약 50% 이상) 개선되었으며 활성화 에너지도 1.1 eV인 것으로 나타났다. 이는 IPD 층에서 상층 산화막위에 있는 질화막이 그 세정 공정 동안 산화막이 식각되는 것을 방지해 주기 때문임에 틀림없다.

• 지질공학
• /
• 제30권1호
• /
• pp.17-30
• /
• 2020

광학영상화검층은 광원과 CMOS 영상 센서를 이용하여 시추공벽을 이미지로 구현하는 물리검층 기술로 지하의 불연속면에 대한 여러 가지 원위치 정보를 고분해능으로 제공한다. 최근 시추공영상화검층은 지반침하 모니터링, 암반 무결성 평가, 응력으로 인한 단열 변화 탐지, 극지에서의 빙하 연대측정 등 그 활용범위가 매우 다양해졌다. 현재 국내외로 많이 이용되고 있는 시추공영상화검층 시스템은 장비 사양에 따라 한계점을 가지고 있어 적용 범위에 대한 검증과 여러 가지 시추공 환경에 대한 적절한 품질관리가 필요하다. 그러나 광학영상화검층의 자료로 도출되는 이미지는 원위치 정보로 정확도, 구현도, 신뢰성에 대한 검증에 직접적인 비교 확인이 어렵다. 본 논문에서는 신뢰성 있는 고품질 자료 취득 방법과 자료 처리 방법을 확인하기 위해 시추공 환경과 유사한 모듈화 된 균열모형시추공을 설계·제작하여 현재까지 보고되지 않은 실험에 대한 결과를 얻고자 하였다. 검출기 자기계 방향 확인의 정확성을 검증하고, 노출시간에 따른 색상의 구현도 및 균열의 분해능 관계, 정확한 간극 측정을 위한 자료 처리 방법 등을 제시하였다. 다양한 시추공 환경을 모사한 균열모형시추공 실험을 통해 고분해능의 신뢰성 높은 광학영상화검층의 자료 취득 및 해석이 가능할 것으로 기대된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.62-62
• /
• 2008

As micro-system move toward higher speed and miniaturization, requirements for embedding the passive components into printed circuit boards (PCBs) grow consistently. They should be fabricated in smaller size with maintaining and even improving the overall performance. Miniaturization potential steps from the replacement of surface-mount components and the subsequent reduction of the required wiring-board real estate. Among the embedded passive components, capacitors are most widely studied because they are the major components in terms of size and number. Embedding of passive components such as capacitors into polymer-based PCB is becoming an important strategy for electronics miniaturization, device reliability, and manufacturing cost reduction Now days, the dielectric films deposited directly on the polymer substrate are also studied widely. The processing temperature below $200^{\circ}C$ is required for polymer substrates. For a low temperature deposition, bismuth-based pyrochlore materials are known as promising candidate for capacitor $B_2Mg_{2/3}Nb_{4/3}O_7$ ($B_2MN$) multi layers were deposited on Pt/$TiO_2/SiO_2$/Si substrates by radio frequency magnetron sputtering system at room temperature. The physical and structural properties of them are investigated by SEM, AFM, TEM, XPS. The dielectric properties of MIM structured capacitors were evaluated by impedance analyzer (Agilent HP4194A). The leakage current characteristics of MIM structured capacitor were measured by semiconductor parameter analysis (Agilent HP4145B). 200 nm-thick $B_2MN$ muti layer were deposited at room temperature had capacitance density about $1{\mu}F/cm^2$ at 100kHz, dissipation factor of < 1% and dielectric constant of > 100 at 100kHz.

• 마이크로전자및패키징학회지
• /
• 제19권2호
• /
• pp.7-15
• /
• 2012

최근 모바일 기기에 적용되는 반도체 패키지는 초소형, 초박형 및 다기능을 요구하고 있기 때문에 다양한 실리콘 칩들이 다층으로 수직 적층된 패키지의 개발이 필요하다. 패키지 및 실리콘 칩의 두께가 계속 얇아지면서 휨 현상, 크랙 및 여러 다른 형태의 파괴가 발생될 가능성이 많다. 이러한 문제는 패키지 재료들의 열팽창계수의 차 및 패키지의 구조적인 설계로 인하여 발생된다. 본 연구에서는 4층으로 적층된 FBGA 패키지의 휨 현상 및 응력을 수치해석을 통하여 상온과 리플로우 온도 조건에서 각각 분석하였다. 상온에서 가장 적은 휨을 보여준 경우가 리플로우 공정 조건에서는 오히려 가장 큰 휨을 보여 주고 있다. 본 연구의 물성 조건에서 패키지의 휨에 가장 큰 영향을 미치는 인자는 EMC의 열팽창계수, EMC의 탄성계수, 다이의 두께, PCB의 열팽창계수 순이었다. 휨을 최소화하기 위하여 패키지 재료들의 물성들을 RMS 기법으로 최적화한 결과 패키지의 휨을 약 $28{\mu}m$ 감소시킬 수 있었다. 다이의 두께가 얇아지게 되면 다이의 최대 응력은 증가한다. 특히 최상부에 위치한 다이의 끝 부분에서 응력이 급격히 증가하기 시작한다. 이러한 응력의 급격한 변화 및 응력 집중은 실리콘 다이의 파괴를 유발시킬 가능성이 많다. 따라서 다이의 두께가 얇아질수록 적절한 재료의 선택 및 구조 설계가 중요함을 알 수 있다.

• 한국콘텐츠학회논문지
• /
• 제21권11호
• /
• pp.203-212
• /
• 2021

전자·신소재·IT 등 첨단 기술을 핵심으로 한 고도의 지식 집약적 산업인 하이테크 산업은 반도체·디스플레이·배터리 분야를 중심으로 빠르게 발전하고 있으며, 시장 규모가 지속적으로 증가하고 있다. 하이테크 산업의 공장 건설은 시장의 변화, 수요 변화, 발주처의 요구사항 등 다양한 요인으로 인하여, Fast-Track 공사, 기본 라인 구성 등 공장 가동 시점을 앞당기기 위한 많은 노력이 이루어지고 있다. 따라서 공사 계획, 초기 단계의 빠른 의사결정을 위한 다양한 유형에 대응 가능하며, 정확도, 신뢰도 높은 공사비 산출 방법이 필요하다. 따라서 본 연구에서는 하이테크 산업 공사의 특성을 반영하여, 공장 전체 생산량을 고려하여 전체라인 구성을 위한 공사 유형과 빠른 생산가동을 위한 기본라인 구성을 위한 공사 유형으로 기존 공사내역을 분류하였으며, 비교·분석을 통하여 기본라인 구성 유형 공사비 산출을 위한 공사별, 세부 공사별 보정 비율을 도출하였다. 신규 하이테크 공장 건설 프로젝트에 본 연구에서 제시한 보정 비율을 적용하여 신뢰성 및 정확도를 검증하였다.