• Journal of Information Processing Systems
• /
• 제8권1호
• /
• pp.145-158
• /
• 2012

Hyperelliptic Curve Cryptosystem (HECC) is well suited for all kinds of embedded processor architectures, where resources such as storage, time, or power are constrained due to short operand sizes. We can construct genus 3 HECC on 54-bit finite fields in order to achieve the same security level as 160-bit ECC or 1024-bit RSA due to the algebraic structure of Hyperelliptic Curve. This paper explores various possible attacks to the discrete logarithm in the Jacobian of a Hyperelliptic Curve (HEC) and addition and doubling of the divisor using explicit formula to speed up the scalar multiplication. Our aim is to develop a cryptosystem that can sign and authenticate documents and encrypt / decrypt messages efficiently for constrained devices in wireless networks. The performance of our proposed cryptosystem is comparable with that of ECC and the security analysis shows that it can resist the major attacks in wireless networks.

• International Journal of Computer Science & Network Security
• /
• 제22권2호
• /
• pp.193-198
• /
• 2022

Face Detection is one of the most important aspects of image processing, it considers a time-consuming problem in real-time applications such as surveillance systems, face recognition systems, attendance system and many. At present, commodity hardware is getting more and more heterogeneity in terms of architectures such as GPU and MIC co-processors. Utilizing those co-processors along with the existing traditional CPUs gives the algorithm a better chance to make use of both architectures to achieve faster implementations. This paper presents a hybrid implementation of the face detection based on the local binary pattern (LBP) algorithm that is deployed on both traditional CPU and MIC co-processor to enhance the speed of the LBP algorithm. The experimental results show that the proposed implementation achieved improvement in speed by 3X when compared to a single architecture individually.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2023년도 춘계학술발표대회
• /
• pp.113-115
• /
• 2023

SMAUG는 2023년 한국형 양자내성암호 표준화 공모전인 KpqC의 공개키 부문의 1차 후보로 당선된 양자내성암호 알고리즘이다. SMAUG는 MLWE와 MLWR을 사용한 격자 기반 알고리즘으로, 비슷한 문제를 사용하는 CRYSTALS-Kyber에 비해 키 크기가 작다는 장점이 존재한다. 본 논문에서는 SMAUG를 ARMv8 프로세서 상에서 구현하였다. 곱셈 연산의 가장 최하위 모듈을 병렬 구현하여 연산 속도를 빠르게 하는데 집중하였다. 구현 결과 곱셈 알고리즘은 최대 24.62배, 암호 연산에 적용할 경우 최대 3.51배 성능 향상이 있었다.

• International Journal of Computer Science & Network Security
• /
• 제24권1호
• /
• pp.107-118
• /
• 2024

With the seamless growth of the technology, network usage requirements are expanding day by day. The majority of electronic devices are capable of communication, which strongly requires a secure and reliable network. Network-based intrusion detection systems (NIDS) is a new method for preventing and alerting computers and networks from attacks. Machine Learning is an emerging field that provides a variety of ways to implement effective network intrusion detection systems (NIDS). Bagging and Boosting are two ensemble ML techniques, renowned for better performance in the learning and classification process. In this paper, the study provides a detailed literature review of the past work done and proposed a novel ensemble approach to develop a NIDS system based on the voting method using bagging and boosting ensemble techniques. The test results demonstrate that the ensemble of bagging and boosting through voting exhibits the highest classification accuracy of 99.98% and a minimum false positive rate (FPR) on both datasets. Although the model building time is average which can be a tradeoff by processor speed.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.795-803
• /
• 2017

블록암호 ARIA와 AES를 단일 회로로 통합하여 구현한 이중표준지원 암호 프로세서에 대해 기술한다. ARIA-AES 통합 암호 프로세서는 128-비트, 256-비트의 두 가지 키 길이를 지원하며, ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. ARIA와 AES의 알고리듬 공통점을 기반으로 치환계층과 확산계층의 하드웨어 자원이 공유되도록 최적화 하였으며, on-the-fly 키 스케줄러가 포함되어 있어 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. ARIA-AES 통합 프로세서를 $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 54,658 GE로 구현되었으며, 최대 95 MHz의 클록 주파수로 동작할 수 있다. 80 MHz 클록 주파수로 동작할 때, 키 길이 128-b, 256-b의 ARIA 모드에서 처리율은 각각 787 Mbps, 602 Mbps로 예측되었으며, AES 모드에서는 각각 930 Mbps, 682 Mbps로 예측되었다. 설계된 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제8권1호
• /
• pp.88-95
• /
• 2002

1985년 N. Koblitz와 V. Miller가 각각 독립적으로 제안한 타원곡선 암호시스템(ECC : Elliptic Curve Cryptosystems)은 보다 짧은 비트 길이의 키만으로도 다른 공개키 시스템과 동일한 수준의 안전도를 유지할 수 있다는 장점을 인해 IC 카드와 같은 메모리와 처리능력이 제한된 하드웨어에도 이식가능 하다. 또한 동일한 유한체 연산을 사용하면서도 다른 타원곡선을 선택할 수 있어서 추가적인 보안이 가능하기 때문에 고수준의 안전도를 유지하기 위한 차세대 암호 알고리즘으로 각광 받고 있다. 본 논문에서는 효율적인 타원곡선 암호시스템을 구현하는데 있어 가장 중요한 부분 중 하나인 타원곡선 상의 점을 고속으로 연산할 수 있는 전용의 기저체 연산기 구조를 제안하고 실제 구현을 통해 그 기능을 검증한다. 그리고 기저체 연산의 면밀한 분석을 통해 역원 연산기의 하드웨어 구현을 위하여 최적인 단위 연산항의 도출에 기반을 둔 효율적인 방법론을 제시하고, 이를 바탕으로 현실적인 제한 조건하에서 구현 가능한 수준의 게이트 수를 가지는 고속의 역원 연산기 구조를 제안한다. 또한, 본 논문에서는 제안된 방법론을 바탕으로 실제 구현된 설계회로가 기존 논문에서 비해 게이트 수는 약 8.8배가 증가하지만, 승법연산 속도는 약 150배, 역원연산 속도는 약 480배 정도 향상되는 우수한 연구 결과가 얻어짐을 보인다. 이것은 병렬성을 적용함으로서 당연히 얻어지는 속도면에서의 이득을 능가하는 성능으로, 본 논문에서 제안한 구조의 우수성을 입증하는 결과이다. 실제로, 승법 연산기의 속도에 관계없이 역원연산의 수행시간은 [lo $g_2$(m-1)]$\times$(clock cycle for one multiplication)으로 최적화가 되며, 제안한 구조는 임의의 유한체 $F_{2m}$에 적용가능하다. 제안한 전용의 연산기는 암호 프로세서 설계의 기초자료로 활용되거나, 타원곡선 암호 시스템 구현시 직접 co-processor 형식으로 임베드 되어 사용할 수 있을 것으로 사료된다.다.

• 한국인터넷방송통신학회논문지
• /
• 제16권5호
• /
• pp.131-136
• /
• 2016

본 논문에서는 라즈베리 파이2 기반의 스마트 홈 시큐리티 모니터링 시스템을 제안한다. 제안하는 스마트 홈 시큐리티 모니터링 시스템은 비교적 다루기 쉬운 메인 프로세서인 라즈베리 파이2와 초음파 센서, 인체 감지 센서를 이용하여 침입 여부를 판단하도록 스마트 홈 시큐리티를 구성하였다. 또한, 침입자의 영상을 촬영하기 위해 라즈베리 파이2에 호환 되는 파이 카메라를 서보 모터에 연결하여 침입자의 위치에 맞는 촬영을 할 수 있도록 하였다. 웹 서버는 해당 기록된 영상과 센서들의 데이터를 저장하고 모든 원격지에서 모니터링이 가능하도록 웹 페이지를 제공한다. 본 논문에서 제안된 스마트 홈 시큐리티 모니터링 시스템을 실제 구현함으로써 효율성 검증 결과 기존 홈 시큐리티 시스템에 비해 개인이 쉽게 구성이 가능하였으며, 서보 모터를 이용하여 카메라의 사각지대를 최소화 할 수 있었다. 또한, 초음파 센서와 인체 감지 센서를 이용함으로써 침입자 판별에 신뢰도 높은 데이터를 얻을 수 있었기 때문에 안정적인 시스템 운영이 가능하였다.

• 한국인터넷방송통신학회논문지
• /
• 제16권2호
• /
• pp.49-54
• /
• 2016

본 논문에서는 아두이노 기반의 효율적인 홈 시큐리티 모니터링 시스템을 제안한다. 제안하는 홈 시큐리티 모니터링 시스템은 비교적 가격이 저렴한 메인 프로세서인 아두이노와 초음파 센서, 인체 감지 센서를 이용하여 침입여부를 판단하도록 홈 시큐리티 시스템을 구성하였고, 초음파 센서와 인체 감지 센서의 데이터는 아두이노에 연결된 이더넷 쉴드를 통해 웹 서버로 전송하도록 설계하였다. 그리고 웹 서버에서는 저장된 초음파 센서와 인체 감지 센서 데이터를 이용하여 침입여부를 확인하고, JQuery를 이용하여 연결되어 있는 웹캠으로 스냅 샷을 촬영하도록 하였으며, 촬영 된 스냅 샷은 웹 서버에 이미지 파일로 저장되며, HTML5와 CSS, Canvas를 사용하여 사용자는 웹 또는 스마트 디바이스 환경에서 모니터링이 가능하도록 설계하였다. 제안된 홈 시큐리티 모니터링 시스템을 실제 구현함으로서 효율성 검증 결과 기존 홈 시큐리티 시스템에 비해 구성이 쉬워 도면을 보고 쉽게 제작이 가능하였으며, 아두이노를 이용하여 구성과 설치비에 대한 가성비가 뛰어났고, 개인이 오류에 대한 직접적인 대처가 가능해 비용에 대한 효율성과 편리성을 입증하였으며, 신뢰도 높은 데이터를 이용하여 안정적인 시스템 운영이 가능하였다.

• 정보보호학회논문지
• /
• 제34권4호
• /
• pp.629-639
• /
• 2024

CHAM은 ISO/IEC 표준 블록암호 운영 모드에서 암호화 함수가 복호화 함수보다 자주 사용되는 점을 고려하여 암호화 속도를 강조하여 설계되었다. 현대 범용 프로세서 구조의 슈퍼스칼라 아키텍처에서는 연산 구성이 동일하더라도 연산의 순서가 달라지면 처리 속도가 달라질 수 있다. 본 논문에서는 ARX 기반 블록암호인 CHAM의 연산 순서를 재배치한 구조 CHAM-like 구조들에 대해 범용 프로세서 환경에서 단일 블록 구현과 병렬 구현에 대한 구현 효율성과 안전성을 분석한다. 본 논문에서 제시한 구조는 암호화 속도 관점에서 최소 약 9.3%에서 최대 약 56.4% 효율적이다. 안전성 분석은 CHAM-like 구조들에 차분 공격과 선형 공격에 대한 저항성을 평가한다. 보안마진 관점에서 차분 공격은 3.4%, 선형 공격은 6.8% 차이를 보여 효율성 차이에 비해 보안 강도는 비슷함을 보인다. 이러한 결과는 ARX 기반 블록암호 설계 관점에서 활용가능하다.

• 정보보호학회논문지
• /
• 제11권1호
• /
• pp.64-72
• /
• 2001

본 논문은 IDEA 알고리즘을 사용한 고속 암호 IC의 설계에 관한 것이다. IDEA 알고리즘을 회로로 구현하기 위하여 전체 회로를 6개의 주요 기능블럭으로 분할하여 설계하였다. 주요 블록으로 암호키 및 복호키 생성부, 입력 데이터 처리부, 암호화 처리부, 출력 데이터 처리부, 그리고 동작모드 제어부 등이 있나. 서브키 생성회로는 연간속도보다 회로면적을 축소시키는 방향으로 설계한 반면, 암호화 처리부는 회로면적보다 연산속도를 증가시키는 방향으로 설계목표를 정했다. 따라서 반복연산에 적합한 파이프라인 구조와 연간속도를 향상시키는 모듈라 승산기를 채택하였다. 특히, 많은 연산시간이 소요되는 모듈라 승산기는 연산속도를 증가시키기 위하여 캐리선택 가산기 및 modified Booth 승 산 알고리즘을 사용하여 한 클럭에 동작하도록 설계하였다. 또한, 입력 데이터 처리부는 데이터를 동작모드에 따라 8-bit, 167-bit 32-bit 단위로 받아들이기 위하여 데이터 버퍼가 8-bit, 16-bit, 32-bit 씩 이동할 수 있도록 하였다. 0.25$\mu\textrm{m}$ 공장기술을 사용하여 시뮬레이션한 결과, 이 IC는 큰 면적을 요구하지 않으면서도 1Gbps 이상의 throughput을 달성하였으며, 회로구현에 약 12,000gates가 소요되었다.