• 한국통신학회논문지
• /
• 제27권4A호
• /
• pp.330-335
• /
• 2002

DS-CDMA 시스템에서는 다중 접속으로 인하여 다중 접속 간섭 문제가 발생되어진다. 이 문제를 해결하기 위하여 간섭 제거기가 사용되어졌다. 기존 간섭 제거 수신기는 연속 간섭 제거기와 안테나 어레이를 적용한 구조이다. 이 구조에서 가중치 벡터를 갱신하는 방법에 따라서 방법 I과 II로 구별되어진다. 본 논문에서는 기존 구조에서 가중치 벡터를 갱신하기 위하여 constant modulus 알고리즘의 비용함수를 사용한 적응 블라인드 CMA 어레이 간섭 제거 수신기를 제안하였다. 모의 실험은 가우시안 환경 하에서 SIR과 BER 곡선에 의해서 제안된 수신기와 연속 간섭 제거기예 안테나 어레이를 확장한 기존 간섭 제거 기술들과 비교하였다. 모의 실험 결과, 제안된 수신기가 기존 수신기 방법 I보다 SIR 곡선에서 1.5[dB]의 SIR 이득을 지니고, 방법 II보다는 약 0.5[dB]의 SIR 이득을 지닌다. BER 곡선에서는 방법 I보다는 약 2[dB] SNR 이득을 지니고, 방법II보다는 약 0.5[dB] SNR 이득을 지닌다. 따라서 제안된 간섭 제거기가 기존 간섭 제거 기들보다 더 나은 성능을 지니고 있음을 보여 주고 있다.

• 한국통신학회논문지
• /
• 제31권1C호
• /
• pp.102-108
• /
• 2006

본 논문에서는 UWB(Ultra Wide Band) 다중 경로 채널에서 PRAKE(Partial RAKE) 기법을 이용한 시간 도약 다원 접속 시스템의 간섭 제거 기법을 제안한다. 제안된 간섭 제거 기법은 다중 사용자 간섭(MAI)의 효율적인 추정을 위하여 매 프레임마다 보호 구간을 적용하는 기존의 전송 방식과 달리 슬롯 단위의 보호 구간을 적용한 전송 모델을 사용한다. 일반적인 UWB 시스템이 다중 경로 채널 환경에서 심볼 간 간섭(ISI)과 다중 사용자 간섭에 의하여 사용자의 수에 따라 심각한 성능의 저하를 가져오는 반면, 제안된 간섭 제거 기법을 적용한 UWB 시스템은 사용자 수에 관계없이 일정한 성능을 보인다. 또한 시스템의 복잡도를 줄이기 위하여 본 논문에서는 간섭을 제거한 신호에 대한 PRAKE 결합 기법과 부분 사용자 간섭 제거를 이용한 저 복잡도 간섭 제거 기법을 제안한다.

• 한국전자파학회논문지
• /
• 제29권8호
• /
• pp.632-639
• /
• 2018

본 논문에서는 130 nm 공정을 이용한 Ku-band에서의 송수신 칩을 사용하여 제작된 단일 안테나 모듈을 제안한다. 레이다 수신부에서 DCOC 피드백을 사용한 STC(sensitivity time control)가 거리에 따라 일정한 SNR을 유지한다. 또한 수신부 RF단에서 gain control을 통하여 수신단의 dynamic range를 조절할 수 있다. 칩의 출력 파워는 9 dBm이고, 수신부의 총 이득은 82 dB이다. 단일 안테나에서 Tx 신호가 Rx로 직접 누설되는 것을 막기 위해 stub-tuned hybrid coupler를 사용하였다. 최대 측정거리는 6 m이고, 혼안테나와 금속판을 사용하여 측정하였다.

• 대한전자공학회논문지TE
• /
• 제37권5호
• /
• pp.48-55
• /
• 2000

최근 집적회로 설계 환경의 급속한 발전함에 따라 IC(Integration Circuit) 설계 규모는 1개의 It에 다양한 기능을 포함한 SoC(System on Chip)의 설계가 가능할 정도로 설계 규모가 커졌다. 또한 소비 시장은 급격한 변화에 따라 새로운 제품이 빠른 시간에 양산되기를 원한다. 본 논문에서는 기능 검증과 회로 수정이 용이한 설계 방법을 적용하여 디지털 방송 시스템에서 오디오 수신기로 사용할 수 있는 MPEG(Moving Picture Expert Group) 계층 2 복호기를 설계하였다. 또한 본 논문에서는 설계하고자 하는 디지털 방송용 오디오 복호기는 알고리즘을 최적화하여 실시간 처리가 가능하며, 하드웨어 크기를 줄이는데 중점을 두었다. MPEG 계층 2 복호화 알고리즘은 하드웨어 크기에 많은 영향을 주는 가산을 포함한 승산기를 포함하고 있는데, 하드웨어 최적화를 위하여 승산에 사용되는 계수를 SD(Sign Digit)으로 표현하고, 이를 이용한 MAC(Multiplier with Accumulator) 연산기는 승산기가 포함되지 않은 구조로 구현할 수 있었다. 설계된 디지털 방송용 오디오 복호기는 13,957Gate의 하드웨어 크기로 구현할 수 있었으며, 기존의 승산기를 사용하였을 경우보다 22%(40000Gate)을 줄일 수 있었다.

• 마이크로전자및패키징학회지
• /
• 제10권4호
• /
• pp.9-14
• /
• 2003

바이폴라 기술로 1.8V 구동전압에서 10Mbps 이상의 높은 데이터 전송율을 갖는 새로운 광연결 수신기를 제작하였다. 10Mbps 입력신호 (duty ratio=50%, $V_{IL}$(저준위 입력전압) =0.5V, $V_{IH}$(고준위 입력전압) = 1.5V)에 대한 제작된 소자의 평균 출력 전압은 $V_{OL}$(저준위 출력전압) = 0V, $V_{OH}$(고준위 출력전압) = 1.15V로 나타났으며, 1.5V 고준위 입력전압 아래에서 평균 소비전류는 4.6mA로 나타났다. 또한 출력파형에서 duty ratio는 52.6%, 상승시간($t_r$)과 하강시간($t_f$)은 각각 9.5ns와 6.8ns로 나타났으며 전파지연차($t_{PHC}-t_{PLH}$)와 jitter는 각각 11.7ns와 4.3ns로 나타났다.

• 한국정보통신학회논문지
• /
• 제9권6호
• /
• pp.1269-1276
• /
• 2005

본 연구에서는 RF 수신단에 적용할 수 있는 직접 변환 방식의 주파수 혼합기를 설계하였다. 직접 변환 방식의 주파수 혼합기는 기존의 헤테로다인 방식에 비해 고집적화가 가능하고 저전력 및 저가의 설계가 가능한 구조이다. 제안된 주파수 혼합기는 $0.35{\mu}m$ CMOS 공정을 이용한 2.4GHz대에서 동작하는 RF CMOS 주파수 혼합기로써, HSPICE를 이용하여 시뮬레이션 하였고, 레이아웃은 멘토사의 IC Station을 이용하여 수행하였다. 기본 single-balanced Gilbert Cell의 출력단에 추가 변환을 수행하였고, 각 변환단의 전달 컨덕턴스 값을 조절하여 결과적으로 출력단에 나타나는 2차 혼변조 성분이 differential 출력에 의해 충분히 개선되도록 하였다. 3.3V의 공급전압으로 29dB의 높은 전압이득을 얻었고 3.5mA의 전류소모가 발생하였다. 2차 혼변조 성분을 줄이기 위한 구조적인 변화를 통해 63dBm의 IIP2 값을 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 학술대회지
• /
• pp.717-722
• /
• 2004

A design was done, and all characteristic of photodetectr of the web pattern type which a standard process of the Bipolar which Si PIN structure was used in this paper, and was used for the current amplifier design was used, and high-speed, was used as receiving optcal area of high altitude, and the module which had a low dark current characteristic was implemented with one chip with a base. Important area decreases an area of Ie at the time of this in order to consider an electrical characteristic and economy than the existing receiving IC, and performance of a product and confidence are got done in incense. First of all, the receiving IC which a spec, pattern of a wafer to he satisfied with the following electrical optical characteristic that produced receiving IC of 5V and structure are determined, and did one-chip is made. On the other hand, the time when AR layer of double is $Si_{3}N_{4}/SiO_{2}=1500/1800$ has an optical reflectivity of less than $10{\%}$ on an incidence optical wavelength of 660 ,and, in case of photo detector which reverse voltage made with 1.8V runs in 1.65V, an error about a change of thickness is very the thickness that can be improved surely. And, as for the optical current characteristic, about 5 times increases had the optical current with 274nA in 55nA when Pc was -27dBm. A BJT process is used, and receiving IC running electricity suitable for low voltage and an optical characteristic in minimum 1.8V with a base with two phases is made with one chip. IC of low voltage operates in 1.8V and 3.0V at the same time, and optical link receiving IC is going to be implemented

• 반도체디스플레이기술학회지
• /
• 제10권4호
• /
• pp.7-13
• /
• 2011

In this paper, the IC(Integrated Circuit) for multi-channel synchronous communication was designed by using FPGA and VHDL language. The existing chips for synchronous communication that has been used commercially are composed for one to two channels. Therefore, when communication system with three channels or more is made, the cost becomes high and it becomes complicated for communication system to be realized and also has very little buffer, load that is placed into Microprocessor increases heavily in case of high speed communication or transmission of high-capacity data. The designed IC was improved the function and performance of communication system and reduced costs by designing 8 synchronous communication channels with only one IC, and it has the size of transmitter/receiver buffer with 1024 bytes respectively and consequently high speed communication became possible. It was designed with a communication signal of a form various encoding. To detect errors of communications, the CRC-ITU-T logic and channel MUX logic was designed with hardware logics so that the malfunction can be prevented and errors can be detected more easily and input/output port regarding each communication channel can be used flexibly and consequently the reliability of system was improved. In order to show the performance of designed IC, the test was conducted successfully in Quartus simulation and experiment and the excellence was compared with the 85C3016VSC of ZILOG company that are used widely as chips for synchronous communication.

• 반도체디스플레이기술학회지
• /
• 제10권3호
• /
• pp.1-6
• /
• 2011

In this paper, the IC(Integrated Circuit) for multi-channel synchronous communication was designed by using FPGA and VHDL language. The existing chips for synchronous communication that has been used commercially are composed for one to two channels. Therefore, when communication system with three channels or more is made, the cost becomes high and it becomes complicated for communication system to be realized and also has very little buffer, load that is placed into Microprocessor increases heavily in case of high speed communication or transmission of high-capacity data. The designed IC was improved the function and performance of communication system and reduced costs by designing 8 synchronous communication channels with only one IC, and it has the size of transmitter/receiver buffer with 1024 bytes respectively and consequently high speed communication became possible. It was designed with a communication signal of a form various encoding. To detect errors of communications, the CRC-ITU-T logic and channel MUX logic was designed with hardware logics so that the malfunction can be prevented and errors can be detected more easily and input/output port regarding each communication channel can be used flexibly and consequently the reliability of system was improved. In order to show the performance of designed IC, the test was conducted successfully in Quartus simulation and experiment and the excellence was compared with the 85C3016VSC of ZILOG company that are used widely as chips for synchronous communication.

• 한국전자파학회논문지
• /
• 제24권9호
• /
• pp.883-891
• /
• 2013

스마트폰 무선 충전 시나리오에서는 송신 패드에 비해 수신 패드의 크기가 작으므로 수신 패드의 위치에 상관없이 일정한 전력을 부하에 공급하는 것이 중요하다. 본 논문에서는 송신 패드와 수신 패드의 크기가 각각 $16cm{\times}18cm$와 $6cm{\times}8cm$의 직사각형 구조를 갖는 경우, 무선 전력 전송 송신부에 위치한 E급 증폭기의 Drain 바이어스 전압만을 조정하여 수신 패드의 위치에 상관없이 일정한 전력이 부하에 공급되는 방식을 제안하였다. 설계된 LF-대역 무선 전력 시스템의 구성은 PWM IC인 TL494로 제어되는 Buck converter 구조의 전원 회로, 저가의 IRF510 power MOSFET을 이용한 E급 증폭기, 송신 패드 및 수신 패드, 그리고 Schottky 다이오드를 이용한 풀 브릿지 정류기로 구성된다. 제작된 무선 전력 전송 시스템은 바이어스 조정을 하지 않는 경우 240 kHz에서 최대 4 W 출력과 67 % 이상의 시스템 효율을 가지며, 바이어스 조정을 하는 경우에는 수신 패드의 위치에 상관없이 수신 전력을 2 W로 일정하게 유지할 수 있다.