• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.878-881
• /
• 2009

보안 관련 설계 기술 개발에 대해서는 국내와 국외의 현황이 거의 차이가 나지 않는다. 현재 2048 비트 RSA 처리 모듈이 개발되고 있는 추세이긴 하지만 처리 비트폭이 넓은 이유로 연산 처리 속도가 빠르지 않아 효율적 자원을 소모하면서 고속으로 동작되는 RSA 처리부의 설계가 필요하다. RNG (Random Number Generator) 개발 측면에서는 PRNG (Pseudo Random Number Generator)에서 TRNG (True Random Number Generator)로 바뀌는 추세이며 소면적 고속의 전용 RNG가 요구된다. 칩 레벨 보안 관련해서는 국내외 제조사별로 특허권 침해를 받지 않는 보안 칩 고유의 안전장치를 개발하고 있으며, 독자적인 칩 레벨의 안전장치가 필요하다.

• TTA 저널
• /
• 통권80호
• /
• pp.98-104
• /
• 2002

타원곡선 암호는 기존의 RSA나 Diffie-Hellman, DSA 등에 비해 짧은 키 길이를 사용하면서도 훨씬 빠른 구현이 가능하므로 다양한 국제 표준들에서 이를 지원하고자 하는 노력이 급증하고 있다. 본 기고에서는 타원곡선 암호와 관련된 국제표준들의 표준화 동향과 함께 현재 TTA 정보통신단체표준으로 제정된 국내 타원곡선 전자서명 표준인 EC-KCDSA에 대해서 간략히 소개하기로 한다.

• 한국정보전자통신기술학회논문지
• /
• 제4권4호
• /
• pp.318-326
• /
• 2011

유비쿼터스 환경에서 계산의 복잡성,메모리,전력소비등의 제약성으로 인하여 공개키 암호시스템을 적용하기는 매우 어렵다. 초타원 곡선 암호시스템은 RSA나 ECC보다 짧은 비트 길이를 가지고 동일한 안전성을 제공한다. 초타원 곡선 암호시스템에서 스칼라 곱셈은 핵심적인 연산이다. T.Lange는 다수의 좌표를 사용하여 초타원 곡선 암호시스템에서 역원 연산이 없는 스칼라 곱셈 알고리즘을 개발 하였다.그러나 다수의 좌표를 사용하는 것은 SCA에 노출되고 더 많은 메모리가 요구 된다. 본 논문에서는 초 타원곡선 암호시스템에서 동시원알고리즘을 가진 안전한 스칼라 곱셈 알고리즘을 개발하였다. 안전성 과 성능을 위하여 동시역원 알고리즘을 적용하였다 개발한 알고리즘은 SPA와 DPA 에 안전하다.

• 한국통신학회논문지
• /
• 제16권7호
• /
• pp.651-662
• /
• 1991

공개키 암호화에 대한 지수계산 방법의 개선과 serial 통신선에 실용적으로 적용하는 방법을 제시한다. RSA 형의 암호화 및 복호화 회로에 사용하기 위한 고속 modular 곱셈 알고리즘을 개선하였다. 기존의 고석 modular 곱셈 알고리즘에서 비교 과정에 사용되는 control bit 값 선정을 개선하여 부분곱과 modular 값의 비교과정에서 오류가 발생되지 않도록 하였다. 이 개선된 알고리즘은 C언어를 사용하여 작성한 simulation program에 의한 simulation을 통하여 그 정상 동작을 확인하였다. 또한 computer간의 serial 통신선에서 입력되는 serial 통신선에서 입력되는 serial data를 sampling하여 이것을 RSA방식으로 암호화하여 송신하게 되고 수신측에서는 이의 역순으로 처리하며, 이 sampling 및 암호화에 Z80 miroprocessor를 중심으로 암호회로를 설계, 제작하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (A)
• /
• pp.24-26
• /
• 2000

본 논문에서는 RSA 암호 시스템의 핵심 과정인 모듈로 멱승(Modular Exponentiation) 연산에 대한 새로운 하드웨어 구조를 제시한다. 기존의 몽고메리 알고리즘을 사용하였지만 다른 논문들이 Dependence Graph를 수직으로 매핑(Mapping)한 것과는 달리 여기서는 수평으로 매핑하여 1차원 선형 어레이(linear array) 구조를 구성하였다. 본 논문에서 사용한 방법의 장점은 결과가 시리얼(serial)로 나와서 바로 입력으로 들어갈 수 있기 때문에 100%의 처리율(throughput)을 이룰 수 있고, 수직 매핑 방식에 비해 절반의 클럭 횟수로 연산을 해낼 수 있다는 점이다. 또한 내부 계산 구조의 지역성(Locality) , 규칙성(Regularity) 및 모듈성(Modularity) 등으로 인해 실시간 고속 처리를 위한 VLSI 구현에 적합하다.

• 한국통신학회논문지
• /
• 제12권6호
• /
• pp.563-570
• /
• 1987

本 硏究에서는 從來의 RSA 公開키이 暗號方式을 擴張한 새로운 RSA 公開키이 暗號方式을 提案한다. 暗號化의 根本이 되는 法 파라메터 p, q를 擴張하여 秉算回數를 增加시켰다. 그 結果 暗號解讀에 要求되는 計算量이 增加되었으며, 整數論에 基礎를 둔 證明을 通하여 RSA公開키이 暗號의 强度를 改善할 수 있었다.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 1999년도 추계공동학술대회 논문집:21세기지식경영과 정보기술
• /
• pp.199-208
• /
• 1999

대부분의 암호이론은 공개되어 있기 때문에 정보보안 기술의 안전성은 암호 알고리즘과 키 길이에 의존성이 크다. 본 논문에서는 해쉬함수와 카오스 함수를 이용하여 암\ulcorner복호화를 위한 권장 키 길이보다 작은 길이의 일회성을 갖는 공개키와 비밀키를 생성하여 공개키 암호 알고리즘의 대표격인 RSA 암호방식에 적용하여 본다. 이러한 일회성 키를 사용함으로써 소인수 분해 알고리즘의 개선과 시스템의 발전에서 오는 증가된 키의 길이를 사용하는 경우보다 키의 길이가 길지 않으므로 스마트 카드와 같은 제한된 메모리에서 실용적으로 사용할 수 있을 뿐만 아니라, 암\ulcorner복호화를 수행하는 처리 시간을 단축 시칠 수 있으며, 키 관리면에서도 여러개의 공개키/비밀키를 사용하는 경우보다 실용적이다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2012년도 춘계학술발표대회논문집
• /
• pp.53-53
• /
• 2012

• 한국통신학회논문지
• /
• 제27권3C호
• /
• pp.256-262
• /
• 2002

본 논문에서는 sign estimation technique (3)을 기초로 한 radix-4 모듈라 곱셈 알고리즘을 제안한다. Sign estimation technique은 carry와 sum의 형태로 표현되는 수에서 부호를 알아내는 것이다. 이 방법은 5비트 carry look-ahead adder로 구현이 가능하다. RSA와 같은 암호화 시스템에서는 모듈라 곱셈이 하드웨어의 성능을 좌우한다. 제안한 알고리즘은 modulus가 n 비트인 경우, 모듈라 곱셈 수행시 일반적인 알고리즘의 약 반 클럭 (n/2+3) 사이클만 필요하다. 그래서 매우 큰수의 modulus 사용하는 RSA 암호시스템에서 모듈라 멱승 연산에 매우 효율적이다. 또한 모듈라 곱셈의 하드웨어 성능을 향상하기 위해, CSA (Carry Save Adder)의 맨 마지막 출력에 사용되는 CPA (Carry Propagation Adder) 대신 고속 덧셈기(7)를 사용하였다. 모듈라 멱승 계산이 n 클럭이 소요되는 RL binary 방법을 적용하여 1024 비트 데이터를 RSA 암호화하는데 n(n/2+3) 클럭 사이클만 소요된다.

• 대한전자공학회논문지SD
• /
• 제39권8호
• /
• pp.34-41
• /
• 2002

본 논문에서는 가상 캐리 예측 덧셈기(pseudo carry look-ahead adder)를 사용하여 분할형 워드 기반 RSA의 구현에 관한 방법을 제안하고 검증하였다. 효율적인 모듈라 곱셈기의 설계를 위해 병렬 2단CSA(carry-save adder) 구조를 사용하였으며 마지막 덧셈의 고속 처리를 위하여 캐리 발생과 지연시간이 짧은 가상 캐리 예측 덧셈기를 적용하였다. 제안한 모듈라 곱셈기는 분할형 워드를 기반으로하여 다음 모듈라 연산을 위해 매 클럭마다 쉬프트와 정렬 연산이 필요없기 때문에 하드웨어를 줄일 수 있으며 고속 모듈라 곱셈 연산을 가능하게한다. 제안한 연산 구조를 PCI 인터페이스를 갖는 FPGA로 기능을 검증한 후 0.5㎛ 삼성 gate array 공정을 사용해서 256 워드 모듈라 곱셈기를 기반으로 한 1024-bit RSA 암호프로세서를 단일 칩으로 구현하였다.